制造半導體器件的方法技術

制備具有表面的碳化硅襯底。通過執行通過表面到碳化硅襯底中的離子注入而形成雜質區（123至125）。執行用于活化雜質區的退火。退火包括：利用具有第一波長的第一激光照射碳化硅襯底的表面的步驟，以及利用具有第二波長的第二激光照射碳化硅襯底的表面的步驟。碳化硅襯底在第一和第二波長下分別具有第一和第二消光系數，第一消光系數與第一波長的比率大于5×105/m。第二消光系數與第二波長的比率小于5×105/m。因此可以減小在激光退火期間對碳化硅襯底表面的損傷。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及，且更具體涉及制造包括碳化硅襯底的半導體器件的方法。
技術介紹
近年來，已經開始使用碳化硅襯底用于制造半導體器件。碳化硅具有比作為更常用的材料的硅更寬的帶隙。因此，包括碳化硅襯底的半導體器件具有諸如高擊穿電壓、低導通電阻以及在高溫環境下性能下降小的優點。 如制造包括硅襯底的半導體器件的方法，在制造包括碳化硅襯底的半導體器件的方法中需要用于活化雜質區的退火步驟。但是，用于襯底的不同材料需要不同的優化退火步驟。例如，日本專利特開No. 2002-289550 (專利文獻I)公開了ー種利用具有等于或大于帶隙的能量的激光照射諸如碳化硅的寬帶隙半導體的退火步驟。引用列表專利文獻PTLl 日本專利特開 No. 2002-289550
技術實現思路
技術問題但是，使用上述常規技木，具有充分活化雜質區所需的強度的激光退火會致使碳化硅襯底的表面損傷，這導致半導體器件的可靠性降低。例如，碳化硅襯底的表面可能是粗糙的，這會致使其上形成的膜、特別是柵極絕緣膜的可靠性降低。因此，本專利技術的ー個目的是提供一種，該方法能在激光退火期間降低對碳化娃襯底表面的損傷。問題解決方案制造本專利技術的半導體器件的方法包括以下步驟。制備具有表面的碳化硅襯底。通過將離子從表面注入碳化硅襯底中而形成雜質區。執行用于活化雜質區的退火。退火包括對碳化娃襯底的表面施加具有第一波長的第ー激光的步驟，以及對碳化娃襯底的表面施加具有第二波長的第二激光的步驟。碳化硅襯底在第一和第二波長下分別具有第一和第二消光系數。第一消光系數與第一波長的比率高于5X 105/m。第二消光系數與第二波長的比率低于 5X105/m。根據該制造方法，通過傾向于特別在碳化硅襯底的表面附近被吸收的第一激光和傾向于到達距碳化硅襯底表面的深位置的第二激光的組合來執行退火。因此，與利用単一激光執行退火時相比，可以進ー步優化在雜質區的深度方向上吸收的激光量。即，可以調整退火條件，使得不會比所需更強地退火表面附近的部分，同時充分退火碳化硅襯底中的深區域。因此，可以減小對碳化硅襯底的表面的損傷。優選地，形成雜質區的步驟包括以下步驟。形成第一雜質層，其具有第一雜質濃度并相對于碳化娃襯底的表面到達第一深度。形成第二雜質層，其具有第二雜質濃度并相對于碳化硅襯底的表面到達第二深度。第二深度小于第一深度，并且第二雜質濃度高于第一雜質濃度。在這種情況下，與第二激光相比，傾向于在更淺的位置被吸收的第一激光主要用于位于比第一雜質層更淺的位置的第二雜質層的退火。因此，可以將第二激光優化為主要退火第一雜質層。由于第一雜質層的雜質濃度低于第二雜質層的雜質濃度，因此通過相對弱的退火充分活化第一雜質層。因此，可以降低第二激光的強度。因此，可以減小對碳化硅襯底的表面的損傷。優選地，施加第一激光的步驟是僅對第一區域施加第一激光的步驟，該第一區域是碳化硅襯底的表面的一部分。因此，可以避免對表面的除第一區域之外的部分的損傷。優選地，施加第二激光的步驟是對碳化硅襯底的表面的第二區域施加第二激光的步驟，第一區域小于第二區域。因此，與第一區域具有與第二區域相同的尺寸的情況相比，可以使利用第一和第二激光兩者照射的表面部分，即傾向于嚴重損傷的部分更小。 施加第一激光的步驟和施加第二激光的步驟中的一個可以在另ー個之后執行。在這種情況下，可以獨立控制施加第一激光的步驟和施加第二激光的步驟。施加第一激光的步驟和施加第二激光的步驟可以同時執行。在這種情況下，利用兩種激光同時執行加熱，以將碳化硅襯底加熱至更高的溫度。因此可以執行更強的退火。優選地，執行退火的步驟包括通過加熱器加熱碳化硅襯底的步驟。因此，可以降低充分退火所需的激光強度。優選地，執行退火的步驟在惰性氣體氣氛以及從大氣壓減壓的氣氛中的任意ー種下進行。因此，可以致碳化硅襯底的表面的劣化。優選地,第一和第二激光中的姆ー個的光子能量都高于碳化娃襯底的帶隙能量。因此，可以使第一和第二激光在碳化硅襯底更高效地吸收。專利技術的有益效果如從上述內容顯而易見的，根據本專利技術，可以減小在激光退火期間對碳化硅襯底的表面的損傷。附圖說明圖I是示意性示出本專利技術ー個實施例中的半導體器件的結構的橫截面圖。圖2是圖I中所示的一部分的放大圖。圖3 (A)示出沿圖2中的箭頭PRl的雜質濃度曲線，圖3 (B)示出沿圖2中的箭頭PR2的雜質濃度曲線，以及圖3 (C)示出沿圖2中的箭頭PR3的雜質濃度曲線。圖4是示意性示出在制造本專利技術的實施例中的半導體器件的方法中使用的激光退火裝置的橫截面圖。圖5是示出在制造本專利技術的實施例中的半導體器件的方法中使用的激光的吸收曲線圖。圖6是示意性示出制造本專利技術的實施例中的半導體器件的方法的流程圖。圖7是示意性示出制造本專利技術的實施例中的半導體器件的方法的第一步驟的局部橫截面圖。圖8是示意性示出制造本專利技術的實施例中的半導體器件的方法的第二步驟的局部橫截面圖。圖9是示意性示出制造本專利技術的實施例中的半導體器件的方法的第三步驟的局部橫截面圖。圖10是示意性示出制造本專利技術的實施例中的半導體器件的方法的第四步驟的局部橫截面圖。具體實施例方式將參考附圖說明本專利技術的實施例。如圖1中所示，本實施例中的半導體器件100是垂直DiMOSFET (雙注入金屬氧化物半導體場效應晶體管)，并且包括氧化物膜126、源電極111、上部源電極127、柵電極110、漏電極112以及碳化硅襯底。碳化硅襯底包括基礎襯底80、緩沖層121、n_層122、pB區123(第一雜質層)以及具有n+區124和P+區125的區域(第二雜質層)?；A襯底80由單晶碳化硅制成?；A襯底80優選具有六方晶結構，并且更優選地具有4H多型體。在本實施例中，基礎襯底80是η導電類型的，并且例如具有約IO19CnT3數量級的η導電類型雜質濃度。緩沖層121是η導電類型的，并且例如具有O. 5 μ m的厚度。緩沖層121例如具有約IO17至IO18CnT3數量級的η導電類型雜質濃度。η_層122是形成在緩沖層121上的擊穿電壓保持層，并由η導電類型的碳化硅制成。η_層122例如具有10 μ m的厚度，以及例如1015cm_3數量級的η導電類型雜質濃度。在η_層122的表面中，形成以一定距離彼此間隔的多個P導電類型的Pb區123。Pb區123例如具有約O.7 μ m的厚度。pB區123例如具有約IO17至IO18CnT3數量級的p導電類型雜質濃度。在pB區123中的每ー個中，在pB區123的表面層中形成n+區124。p+區125形成的鄰接n+區124的位置中。即，n+區124和p+區125相對于碳化硅襯底的表面的深度小于Pb區123相對于碳化娃襯底的表面的深度。η.區124中的η導電類型雜質濃度和ρ+區125中ρ導電類型的雜質濃度例如約為1O19至102°cm_3的數量級。即，n+區124中的η導電類型雜質濃度和ρ+區125中ρ導電類型的雜質濃度高于Pb區123中的ρ導電類型的雜質濃度。氧化物膜126形成為從ー個Pb區123中的η+區124上，經過ρΒ區123、暴露于兩個Pb區123之間的η_層122、另ー個ρΒ區123上而延伸至該另ー個ρΒ區123中的η+區124上。氧化物膜126上形成柵電極110。源電極111形成在η+區124和ρ+區125上。上部源電本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：久保田良輔，和田圭司，增田健良，鹽見弘，
申請(專利權)人：住友電氣工業株式會社，
類型：
國別省市：