【技術實現步驟摘要】
本專利技術屬于半導體集成電路
，尤其涉及。
技術介紹
半導體集成電路是電子工業的基礎，人們對電子工業的巨大需求，促使該領域的發展十分迅速。在過去的幾十年中，電子工業的迅猛發展對社會發展及國民經濟產生了巨大的影響。目前，電子工業已成為世界上規模最大的工業，在全球市場中占據著很大的份額，產值已經超過了 10000億美元。 Si CMOS集成電路具有低功耗、高集成度、低噪聲和高可靠性等優點，在半導體集成電路產業中占據了支配地位。然而隨著集成電路規模的進一步增大、器件特征尺寸的減小、集成度和復雜性的增加，尤其是器件特征尺寸進入納米尺度以后，Si CMOS器件的材料、物理特征的局限性逐步顯現了出來，限制了 Si集成電路及其制造工藝的進一步發展。盡管微電子學在化合物半導體和其它新材料方面的研究及在某些領域的應用取得了很大進展，但遠不具備替代硅基工藝的條件。而且根據科學技術的發展規律，一種新的技術從誕生到成為主力技術一般需要二三十年的時間。所以，為了滿足傳統性能提高的需要，增強SiCMOS的性能被認為是微電子工業的發展方向。采用應變Si、SiGe技術是通過在傳統的體Si器件中弓I入應力來改善遷移率，提高器件性能。可使硅片生產的產品性能提高30% 60%，而工藝復雜度和成本卻只增加1% 3%ο對現有的許多集成電路生產線而言，如果采用應變SiGe材料不但可以在基本不增加投資的情況下使生產出來的Si CMOS集成電路芯片性能明顯改善，而且還可以大大延長花費巨額投資建成的集成電路生產線的使用年限。
技術實現思路
本專利技術提供的制備的基于自對準工藝的應變SiGe垂直溝道Si...
【技術保護點】
一種基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，NMOS器件和PMOS器件均為應變SiGe？MOS器件，雙極器件為雙多晶SiGe？HBT。
【技術特征摘要】
1.一種基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，NMOS器件和PMOS器件均為應變SiGe MOS器件，雙極器件為雙多晶SiGe HBT02.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，所述NMOS器件導電溝道為應變SiGe材料，沿溝道方向為張應變。3.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，NMOS器件溝道Ge組分呈梯度變化。4.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，所述PMOS器件導電溝道為應變SiGe材料，沿溝道方向為壓應變。5.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，PMOS器件采用量子阱結構。6.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，SiGe HBT器件基區為SiGe材料。7.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，所述NMOS器件導電溝道為回型，且溝道方向與襯底表面垂直。8.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，SiGe HBT器件的發射極和基極采用多晶硅材料。9.根據權利要求I所述的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件，其特征在于，雙多晶SiGe HBT制備過程采用自對準工藝，并為平面結構。10.一種基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 第一步、選取摻雜濃度為5 X IO14 5 X IO15CnT3的P型Si片作為襯底； 第二步、在襯底表面熱氧化一厚度為300 500nm的SiO2層，光刻埋層區域，對埋層區域進行N型雜質的注入，并在800 950°C，退火30 90min激活雜質，形成N型重摻雜埋層區域； 第三步、去除表面多余的氧化層，在襯底上生長一層厚度為I. 5 2 μ m的N型Si外延層，作為集電區，該層摻雜濃度為I X IO16 I X IO17CnT3 ; 第四步、利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面淀積一層厚度為30(T500nm的SiO2層，光刻深槽隔離，在深槽隔離區域干法刻蝕出深度為3 4μ m的深槽，再利用化學汽相淀積(CVD)方法，600 800°C，在深槽內填充SiO2 ;最后，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第五步、利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面淀積一層厚度為50(T700nm的SiO2層，光刻集電極接觸區窗口，對襯底進行磷注入，使集電極接觸區摻雜濃度為IXlO19 IXlO2tlCm _3，形成集電極接觸區域，再將襯底在950 1100°C溫度下，退火15 120s，進行雜質激活； 第六步、刻蝕掉襯底表面的氧化層，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積二層材料第一層為SiO2層，厚度為2(T40nm ;第二層為P型Poly-Si層，厚度為 20(T400nm，摻雜濃度為 I X IO20^l X IO21CnT3 ； 第七步、光刻Po I y-Si，形成外基區，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，厚度為20(T400nm，利用化學機械拋光(CMP)的方法去除Poly-Si表面的SiO2 ； 第八步、利用化學汽相淀積(CVD)方法，在600 800°C，淀積一 SiN層，厚度為5(Tl00nm，光刻發射區窗口，刻蝕掉發射區窗口內的SiN層和Poly-Si層；再利用化學汽相淀積(CVD)方法，在600 80(TC，在襯底表面淀積一 SiN層，厚度為l(T20nm，干法刻蝕掉發射窗SiN，形成側墻； 第九步、利用濕法刻蝕，對窗口內SiO2層進行過腐蝕，形成基區區域，利用化學汽相淀積(CVD)方法，在600 750°C，在基區區域選擇性生長SiGe基區，Ge組分為15 25%，摻雜濃度為5 X IO18 5 X 1019cnT3，厚度為20 60nm ； 第十步、利用化學汽相淀積(CVD)方法，在600 80(TC，在襯底表面淀積Poly-Si，厚度為20(T400nm，再對襯底進行磷注入，并利用化學機械拋光(CMP)去除發射極接觸孔區域以外表面的Poly-Si,形成發射極； 第H^一步、利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，在950 1100°C溫度下，退火15 120s，進行雜質激活； 第十二步、光刻NMOS器件有源區，利用干法刻蝕工藝，在NMOS器件有源區刻蝕出深度為O. 73 I. 45 μ m的深槽，利用化學汽相淀積(CVD)的方法，在600 750°C，在淺槽中連續生長五層材料第一層是厚度為O. 5 I. O μ m的N型Si外延層，摻雜濃度為5 X IO19 I X 102°cm_3，作為NMOS器件漏區；第二層是厚度為3 5nm的N型應變SiGe層，摻雜濃度為I 5X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層；第三層是厚度為22 45nm的P型應變SiGe層，摻雜濃度為5 X IO16 5X 1017cnT3，Ge組分為梯度分布，下層為10%，上層為20 30%的梯度分布，作為NMOS器件溝道區；第四層是厚度為3 5nm的N型應變SiGe層，摻雜濃度為I 5X 1018cnT3，Ge組分為為20 30%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層；第五層是厚度為200 400nm的N型Si層，摻雜濃度為5 X IO19 I X IO2tlCnT3，作為NMOS器件源區； 第十三步、利用化學汽相淀積(CVD)的方法，在600 780°C，在襯底表面淀積一層SiO2，光刻PMOS器件有源區，利用干法刻蝕工藝，在PMOS器件有源區刻蝕出深度為O. 73 I.45 μ m的深槽；利用化學汽相淀積(CVD)的方法，在600 750°C，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5 X IO16 5 X 1017cnT3，厚度為O. 72 I. 42 μ m,再生長一 N型應變SiGe層，摻雜濃度為5X IO16 5X 1017cnT3，Ge組分為10 30%，厚度為10 20nm,最后生長一本征弛豫Si帽層，厚度為3 5nm，將溝槽填滿，形成PMOS器件有源區；利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 第十四步、利用化學汽相淀積(CVD)的方法，在600 800 °C，在外延Si層表面淀積一層厚度為30(T500nm的SiO2層，光刻淺槽隔離，在淺槽隔離區域干法刻蝕出深度為27(T400nm的淺槽，再利用化學汽相淀積(CVD)方法，600 800°C，在淺槽內填充SiO2 ;最后，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離； 第十五步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為O. 4 O.6μπι的漏溝槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2,保留漏溝槽側壁的SiO2, 利用化學汽相淀積(CVD)方法，在600 780°C，淀積摻雜濃度為I 5X 102°cm_3的N型Ploy-Si，將溝槽填滿，化學機械拋光(CMP)方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第十六步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為O.4 O. 6 μ m的柵溝槽；利用原子層化學汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積一層厚度為5 Snm的HfO2,形成NMOS器件柵介質層，然后利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積摻雜濃度為I 5 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO2,形成NMOS器件柵、源區，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第十七步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,光刻PMOS器件有源區，利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層厚度為10 15nm的SiO2和一層厚度為200 300nm的Poly-Si，光刻Poly-Si和SiO2,形成PMOS器件虛柵；對PMOS器件進行P型離子注入，形成摻雜濃度為I 5 X IO18cnT3的P型輕摻雜源漏結構(P-LDD)； 第十八步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面上淀積一層厚度為3 5nm的SiO2,干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2,形成PMOS器件柵電極側墻；再對PMOS器件有源區進行P型離子注入，自對準生成PMOS器件的源區和漏區，使源漏區摻雜濃度達到5 X IO19 I X IO20Cm-3 ； 第十九步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；濕法刻蝕PMOS器件虛柵，在柵電極處形成一個凹槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiON，厚度為I. 5^5nm ;用物理氣相沉積(PVD)淀積W-TiN復合柵，用化學機械拋光(CMP)去掉表面金屬，以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件； 第二十步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，光刻引線孔，金屬化，濺射金屬，光刻MOS漏極、柵極和源極以及雙極晶體管基極、發射極和集電極引線，構成導電溝道為22 45nm的基于自對準工藝的應變SiGe垂直溝道Si基BiCMOS集成器件。11.根據權利要求10所述的制備方法，其特征在于，所述NMOS器件溝道長度根據第十二步淀積的P型應變SiGe層厚度確定，取22 45nm。PMOS器件溝道...
【專利技術屬性】
技術研發人員：宋建軍，胡輝勇，呂懿，宣榮喜，張鶴鳴，周春宇，舒斌，郝躍，
申請(專利權)人：西安電子科技大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。