循環氧化與蝕刻的設備及方法技術

在此描述了用于制造適用于窄間距應用的半導體器件的設備及該半導體器件的制造方法。公開了各種單一腔室，該單一腔室配置以通過氧化材料層表面來形成氧化物層而形成和/或塑形材料層；通過蝕刻工藝來移除至少一些該氧化物層；以及循環地重復該氧化以及移除工藝直到該材料層成為所期望的形狀。在一些實施例中，該材料層可為半導體器件的浮置柵極。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術的實施例大體涉及半導體制造工藝以及半導體器件的領域，更特定而言，是涉及制造適用于窄間距應用的器件的設備及方法。
技術介紹
通過簡單地收縮器件結構來縮小半導體器件通常無法產生可被接受的小尺寸結構。舉例來說，在NAND閃存器件中，當浮置柵極被縮小時，浮置柵極的電容性耦合(例如，側壁電容)也因此隨浮置柵極的表面積而被縮小。如此，浮置柵極的表面積越小時，介于浮置柵極以及例如，控制柵極之間的電容性耦合也會越小。一般來說，只要NAND存儲器件仍可維持運作，則為了縮小尺寸而犧牲電容性耦合的抉擇是可接受的。遺憾的是，當器件節點變得足夠小，以致介于浮置柵極與控制柵極之間的電容性耦合變得太小而無法有效地在可 允許的操作電壓下操作該器件時，縮小尺寸受到限制。此外，介于相鄰浮置柵極之間的寄生電容(即，噪聲)增加，超出NAND存儲器件中系統控制器讀取誤差的極限。因此，在此條件下不可能有具功能性的NAND器件。在此提供用于制造具有較小表面積的器件，例如，NAND器件及其它器件的方法以及設備。
技術實現思路
在此描述用于制造適用于窄間距應用的半導體器件的設備及方法。在此所描述的各種器件以及方法并非意圖去限制為制造特定種類的器件，然而在此所描述的設備及方法特別適用于制造包括浮置柵極的半導體器件，該浮置柵極在接近浮置柵極底面具有一第一寬度，該第一寬度比接近浮置柵極頂部的一第二寬度大。在一些實施例中，浮置柵極的寬度從第一寬度非線性地減小至第二寬度。在一些實施例中，用于處理基板的設備可包括工藝腔室，該工藝腔室中設置有基板支撐件，且該基板支撐件配置為支撐基板，該基板支撐件進一步具有與該基板支撐件耦接的溫度控制系統，該溫度控制系統用于將基板支撐件的溫度控制在接近一第一溫度；氣體源，用以至少提供含氧氣體、不活躍氣體以及蝕刻氣體；等離子體源，該等離子體源耦接至該工藝腔室，用以向該氣體源所提供的氣體提供能量而形成氧化等離子體或蝕刻等離子體中的至少之一；以及熱源，該熱源耦接至該工藝腔室，用以向該基板提供能量而選擇性地升高基板的溫度至高于該第一溫度的一第二溫度。下文將描述本專利技術的其它以及進一步的實施例。根據一個或多個實施例，可在少于約3分鐘內于腔室中完成氧化(和/或氮化)以及蝕刻步驟的完整工藝程序。在特定實施例中，可在少于約2分鐘內于腔室中完成氧化和/或氮化與蝕刻步驟的完整工藝程序，以及在更特定實施例中，可在少于約I分鐘內，例如45秒或30秒，于腔室中完成氧化和/或氮化與蝕刻步驟的完整工藝程序。附圖簡要說明為了可以更具體地了解本專利技術的上述特征，可參考實施例，對上面概述的本專利技術進行更具體的描述，所述實施例中的一些示出于附圖中。然而，應指出的是附圖僅僅圖示本專利技術的典型實施例，故不因此被視為對本專利技術范圍的限制，對于本專利技術而言，可容許其它等效實施例。圖I繪示一半導體結構，該半導體結構具有利用本專利技術的一些實施例的方法與設備所制造的浮置柵極。圖2繪示根據本專利技術的一些實施例的形成浮置柵極的方法流程圖。圖3A-3C繪示根據圖2的方法的一些實施例的浮置柵極的制造階段。圖4繪示根據本專利技術的一些實施例的形成浮置柵極的方法流程圖。圖5A-E繪示根據圖4的方法的一些實施例的浮置柵極的制造階段。圖6繪示根據本專利技術的一些實施例的形成浮置柵極的方法流程圖。 圖7A-D繪示根據圖6的方法的一些實施例的浮置柵極的制造階段。圖8A-B繪示根據圖6的方法的一些實施例的浮置柵極的制造階段。圖9繪示根據本專利技術的一些實施例，氧化物厚度與時間的關系的示意圖。附圖說明圖10A-D繪示根據本專利技術的一些實施例的浮置柵極的制造階段。圖IlA-C繪示根據本專利技術的一些實施例的結構的制造階段。圖12繪示根據本專利技術的一些實施例的示例性工藝腔室。圖13A繪示根據本專利技術的一些實施例的第一示例性改良等離子體工藝腔室。圖13B繪示根據數個實施例，可使用在腔室中的基板支撐件冷卻系統的示例性實施例。圖14繪示根據本專利技術的一些實施例的第二示例性改良等離子體工藝腔室。圖15繪示根據本專利技術的一些實施例的第三示例性改良等離子體工藝腔室。圖16繪示根據一個或多個實施例的腔室，可以用于加熱材料表面的光源系統。圖17更詳細地繪示根據一個或多個實施例，圖16的可以用于加熱材料表面的光源系統。圖18繪示根據本專利技術的一實施例的經改良的腔室，該腔室用于執行循環的氧化與蝕刻。圖19繪示圖18的腔室頂部。圖20繪示圖18的腔室底部。圖21繪示根據一個或多個實施例的改良的快速熱工藝腔室。圖22繪示在圖21腔室中使用的氣體分配板。為了清楚，簡化這些附圖，并且未按比例來繪示這些附圖。為了幫助理解，盡可能使用相同的附圖標記來描述附圖中共有的相同元件。應理解，一個實施例中的相同元件可有利地并入其它實施例中。具體實施例方式在此描述一種設備以及方法，用于在單一腔室中氧化半導體器件的材料層表面以形成氧化層，以及通過蝕刻來移除該氧化層的至少一部分。本專利技術并未限制為特定器件，然而所描述的設備以及方法可用于制造適用于窄間距應用的半導體器件以及結構。如在此所使用，窄間距應用包括32nm或更小的半間距(例如，32nm或更小的器件節點)。如在此所使用的用語「間距」是指在半導體器件的平行結構或相鄰結構之間的測量值。可在相鄰結構或基本上平行結構的相同側由一側至另一側來測量該間距。當然，也可將該半導體器件以及結構使用在具有較大間距的應用中。該半導體器件可為，例如，NAND或NOR閃存，或其它適合的器件。在一些實施例中，該半導體器件維持或改善介于器件的浮置柵極與例如，控制柵極之間的側壁電容，由此降低在相鄰器件中介于相鄰浮置柵極之間的干擾(也即，噪聲)。在此所揭露的本專利技術的設備以及方法有效地限制 非期望的作用，例如氧擴散，該氧擴散，例如在工藝期間會使穿隧氧化層變厚。進一步地，可有益地提供本專利技術的設備與方法來制造其它器件或結構，例如鰭式場效晶體管(FinFET)器件、硬掩模結構或其它結構，以克服在傳統微影圖案化所施加的臨界尺度的尺寸限制。除非另有解釋，否則應理解在此所揭露的關于形成一個結構的特定氧化與蝕刻設備及工藝可用于形成在此所揭露的任何其它結構。因此，本專利技術實施例提供用于在單一腔室或工具中執行一層接著一層的循環氧化與蝕刻的設備與方法，該設備與方法能夠具有比在分離的腔室或工具中執行該些工藝更高的產出量。當需要在分離的腔室中執行多個重復的循環氧化與蝕刻時，因腔室內部的傳輸時間而使產出量受影響。假如提供能夠執行多個工藝的腔室或工具，則可提升產出量。然而，仍無法相信可獲得能夠執行需要非常不同溫度的多個蝕刻以及氧化工藝的腔室。根據一個或多個實施例，提供數種腔室或工具，所述腔室或工具可在單一腔室中快速地加熱及冷卻基板，因此允許執行循環氧化和/或氮化與蝕刻工藝。在一個或多個實施例中，在此所揭露的工藝腔室可在少于5分鐘內、少于4分鐘內、少于3分鐘內、少于2分鐘內、少于I分鐘內或少于30秒內執行如在此所描述的一個氧化以及蝕刻循環。在一個或多個實施例中，可在約200°C至800°C之間的溫度下執行該氧化工藝，更特定地為在約300°C至500°C之間的溫度下執行該氧化工藝，以及在低于約150°C的溫度下執行一部分的蝕刻工藝，更特定地為低于約120°C，且更特定地為低于或等于約100°C。在一本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：烏陀衍·甘古利，約瑟夫·M·拉內什，阿倫·繆爾·亨特，湯靜，克里斯托弗·S·奧爾森，馬修·D·科特奈伊卡斯特，維基·阮，斯瓦米納坦·斯里尼瓦桑，劉偉，約翰內斯·F·斯溫伯格，孫士雨，
申請(專利權)人：應用材料公司，
類型：
國別省市：