金屬導電結構及其制作方法技術

本發明專利技術公開一種金屬導電結構及其制作方法。該金屬導電結構包含一載體、一第一金屬、一第二金屬以及一絕緣層。第一金屬與第二金屬依序設于載體上。第一金屬的氧化電位大于或等于銅的氧化電位，且第二金屬的氧化電位小于或等于銀的氧化電位。并且，絕緣層覆蓋第一金屬的側壁，且絕緣層包含有第一金屬的一氧化物。

【技術實現步驟摘要】

本專利技術涉及一種，尤其是涉及一種使用于玻璃覆晶 (chip on glass, COG)技術的。
技術介紹
玻璃覆晶(chip on glass,COG)技術是指將芯片直接與玻璃基板上的連接墊接合的技術，而由于COG技術具有低成本的優勢，因此目前已廣泛地應用在顯示面板的芯片接合制作上。目前COG技術主要使用異方性導電膠(ACF)，將芯片粘貼于玻璃基板上，并以其中的導電粒子作為芯片上的金屬凸塊與玻璃基板的連接墊的電連接橋梁。請參考圖1，圖1為現有將具有金屬凸塊的芯片接合至具有連接墊的玻璃基板的示意圖。如圖1所示，芯片10的焊墊12上分別形成有一金屬凸塊14，且金屬凸塊14是由金所構成。并且，玻璃基板16上已形成有連接墊18，且連接墊18的位置是對應于焊墊12 的位置。在進行金屬凸塊14與連接墊18的接合制作工藝時，先在玻璃基板16上涂布異方性導電膠20，然后將金屬凸塊14是對位于相對應的連接墊18上，并將金屬凸塊14向下壓合于連接墊18上，使異方性導電膠20中的導電粒子22可電連接金屬凸塊14與連接墊18。然而，在線路布局的密度不斷提升的狀況下，芯片上的焊墊間的距離越來越小，使金屬凸塊的間距也隨之縮小，并且玻璃基板上相對應的連接墊的間距也會縮小。因此，存在于異方性導電膠中的導電粒子會因為金屬凸塊的間距縮小而彼此更靠近，使得導電粒子可作為相鄰金屬凸塊的電連接橋梁，進而造成金屬凸塊短路的問題。并且，金屬凸塊與所欲接合的連接墊上更存在一定的對位誤差，因此于芯片與玻璃基板接合后，金屬凸塊與相鄰連接墊的距離更是小于金屬凸塊的間距，使得導電粒子更容易作為金屬凸塊與相鄰連接墊的電連接橋梁，而造成短路問題。有鑒于此，防止因異方性導電膠中的導電粒子產生橫向連結所造成的短路問題實為業界努力的目標。
技術實現思路
本專利技術的主要目的的一在于提供一種，以解決因異方性導電膠中的導電粒子產生橫向連結所造成的短路問題。為達上述的目的，本專利技術提供一種金屬導電結構。金屬導電結構包含一載體、一導電層、一第一金屬、一第二金屬以及一絕緣層。導電層位于載體上，且第一金屬設于導電層上，其中第一金屬具有一上表面與一側壁，且第一金屬的氧化電位大于或等于銅的氧化電位。第二金屬設于第一金屬的上表面，且第二金屬的氧化電位小于或等于銀的氧化電位。絕緣層覆蓋第一金屬的側壁，且絕緣層包含有第一金屬的一氧化物。為達上述的目的，本專利技術提供一種金屬導電結構的制作方法。首先，形成一第一金屬于一載體上，第一金屬具有一上表面與一側壁，且上表面具有一凹槽，其中第一金屬的氧化電位大于或等于銅的氧化電位。然后，形成一第二金屬于第一金屬的上表面，且第二金屬填滿凹槽，其中第二金屬的氧化電位小于或等于銀的氧化電位。接著，移除位于凹槽外的第二金屬。隨后，實施一氧化步驟，以于第一金屬的側壁形成一絕緣層。本專利技術是于導電層上先形成氧化電位大于或等于銅的氧化電位的第一金屬，再在第一金屬未被氧化之前形成氧化電位小于或等于銀的氧化電位的第二金屬，使第二金屬可通過第一金屬電連接至導電層，同時可利用第一金屬具有容易氧化的特性于第一金屬的裸露表面形成絕緣層，以避免于進行芯片與基板接合制作工藝時因異方性導電膠中的導電粒子產生橫向連結而造成短路。附圖說明圖1為現有將具有金屬凸塊的芯片接合至具有連接墊的玻璃基板的示意圖；圖2至圖9為本專利技術制作金屬凸塊結構的方法示意圖。主要元件符號說明10芯片 12焊墊14金屬凸塊16玻璃基板18連接墊20異方性導電膠22導電粒子100金屬凸塊結構102載體106導電層108保護層108a第一穿孔110緩沖金屬層IlOa第一凹槽112圖案化光致抗蝕112a第二穿孔劑層114第一金屬114a上表面114b側壁114c第二凹槽116aU16b第一金屬層118第二金屬120色緣層具體實施例方式本專利技術主要在于進行一芯片與一基板接合制作工藝之前，先于芯片或基板上制作金屬導電結構，以用于電連接芯片與基板，且本專利技術的金屬導電結構可避免于進行芯片與基板接合制作工藝中因異方性導電膠中的導電粒子產生橫向連結所造成的短路問題。請參考圖2至圖9，圖2至圖9為本專利技術制作金屬導電結構的方法示意圖，其中圖 9為本專利技術較佳實施例的金屬導電結構的剖面示意圖。如圖2所示，首先提供一載體102， 且至少一導電層106與一保護層108位于載體102上。其中，載體可為基板、電子元件或芯片，但不限于此。并且，保護層108覆蓋于載體102與導電層106上，且保護層108具有一第一穿孔108a，暴露出部分導電層106。然后，進行一濺鍍制作工藝，形成一緩沖金屬層110 于載體102上，使緩沖金屬層110覆蓋載體102，并填入第一穿孔108a中，以與導電層106 相接觸。值得一提的是，緩沖金屬層110均勻形成于載體102上，因此當緩沖金屬層110覆蓋于具有第一穿孔108a的保護層108上時，緩沖金屬層110會具有一第一凹槽110a，對應第一穿孔108a。其中，本實施例的導電層106的材料為導電金屬材料，例如鋁，且形成緩沖金屬層110的材料可為與導電層106具有良好接合但未與導電層106產生相互作用的導電材料，例如鈦鎢合金(TiW)，但不限于此。此外，本專利技術形成緩沖金屬層110的方法并不限于使用濺鍍制作工藝，也可為化學電鍍制作工藝或其他沉積制作工藝，但不以此為限。如圖3所示，接著進行一光刻暨蝕刻制作工藝，在緩沖金屬層110上形成一圖案化光致抗蝕劑層112，且圖案化光致抗蝕劑層112具有一第二穿孔112a，使第二穿孔11 對應于導電層106的位置，以暴露出與導電層106接觸的緩沖金屬層110。其中，圖案化光致抗蝕劑層112由光致抗蝕劑材料所構成，例如正光致抗蝕劑材料或負光致抗蝕劑材料。此外，第二穿孔11 的大小用于定義出本實施例的金屬導電結構100的寬度，并且后續所形成的金屬形成于第二穿孔11 中，因此圖案化光致抗蝕劑層112的厚度須大于后續所形成的金屬的總厚度，且圖案化光致抗蝕劑層112的厚度可根據后續所形成的金屬的總厚度來做調整。如圖4所示，接下來于第二穿孔11 中的緩沖金屬層110上形成一第一金屬114， 且第一金屬114的厚度小于圖案化光致抗蝕劑層112的厚度，使第一金屬114僅位于第二穿孔11 中，其中第一金屬114具有一上表面11 與一側壁114b，且第一金屬114均勻形成于緩沖金屬層110上，使第一金屬114的上表面11 隨著第一凹槽IlOa的輪廓而具有一第二凹槽114c，且第二凹槽IHc位與側壁114b相接觸。并且，第一金屬114的氧化電位大于或等于銅的氧化電位，使第一金屬114屬易氧化金屬，例如鐵、銅、鈀、錳、鎳或上述的組合。在本實施例中，第一金屬114由兩金屬層116a、116b所構成，并且形成第一金屬 114的步驟可包含有進行二電鍍制作工藝，以分別依序于緩沖金屬層110上形成第一金屬層116a、116b。由此，第一金屬114可為一雙層結構，且雙層結構為兩種第一金屬114的堆疊。然而，本專利技術的第一金屬114不限于僅由兩個第一金屬層116a、116b所構成。，在本專利技術的其他實施例中，第一金屬114可由單一金屬層構成(圖未示)，而僅利用單一電鍍制作工藝來形成單一第一金屬114。或者，也可利用進行多個電鍍制作工藝本文檔來自技高網...

【技術保護點】
１．一種金屬導電結構，包含：載體；導電層，位于該載體上；第一金屬，設于該導電層上，其中該第一金屬具有上表面與側壁，且該第一金屬的氧化電位大于或等于銅的氧化電位；第二金屬，設于該第一金屬的該上表面，且該第二金屬的氧化電位小于或等于銀的氧化電位；以及絕緣層，覆蓋該第一金屬的該側壁，且該絕緣層包含有該第一金屬的一氧化物。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：王志豪，黃柏輔，李俊右，
申請(專利權)人：友達光電股份有限公司，
類型：發明
國別省市：71