兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)及其制造方法技術(shù)

本發(fā)明專利技術(shù)涉及一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)及其制造方法，該方法包含在硅基底上方的絕緣層內(nèi)形成半導(dǎo)體元件及微機(jī)電結(jié)構(gòu)，微機(jī)電結(jié)構(gòu)包含彼此獨(dú)立的微結(jié)構(gòu)與兼容連接件，兼容連接件電性連接半導(dǎo)體元件與微機(jī)電結(jié)構(gòu)。接著，由前述絕緣層朝硅基底進(jìn)行第一次蝕刻產(chǎn)生保留空間，再由前述硅基底相對(duì)方向的第二次蝕刻產(chǎn)生切割空間，然后利用硅基底第三次蝕刻產(chǎn)生與保留空間、切割空間相通的懸浮空間。此時(shí)，利用絕緣層內(nèi)的兼容連接件達(dá)成微機(jī)電結(jié)構(gòu)與半導(dǎo)體元件的電性連接，避免微機(jī)電結(jié)構(gòu)不當(dāng)侵蝕及曝露。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)是有關(guān)于一種半導(dǎo)體的裝置及制造方法，且特別是有關(guān)于一種微型懸浮結(jié)構(gòu)及其制造方法。
技術(shù)介紹
現(xiàn)今微機(jī)電系統(tǒng)(Micro-Electro-Mechanical?Systems，MEMS)包含各種不同的微型結(jié)構(gòu)。例如，不可動(dòng)的探針、流道、孔穴結(jié)構(gòu)，或是一些可動(dòng)的彈簧、連桿、齒輪。將上述不同的微型結(jié)構(gòu)和相關(guān)的半導(dǎo)體電路相互整合，即可構(gòu)成各種不同的半導(dǎo)體應(yīng)用。半導(dǎo)體電路例如互補(bǔ)式金屬氧化層半導(dǎo)體(Complementary?Metal-Oxide?Semiconductor，CMOS)。而通過(guò)制造方法與結(jié)構(gòu)設(shè)計(jì)提升微型結(jié)構(gòu)各種不同的功能，是未來(lái)半導(dǎo)體微機(jī)電系統(tǒng)的關(guān)鍵指針，也是未來(lái)進(jìn)一步研究芯片時(shí)的嚴(yán)峻挑戰(zhàn)。因此，若能研發(fā)改進(jìn)已知的技術(shù)，未來(lái)的發(fā)展性實(shí)無(wú)法預(yù)估。目前微機(jī)電裝置中的傳感器及致動(dòng)器皆獨(dú)立于半導(dǎo)體元件之外制造，且必須利用濕蝕刻、干蝕刻和犧牲層(sacrificial-layer)去除等專用的微機(jī)電作業(yè)在硅基底上制作出懸浮式結(jié)構(gòu)。其中，濕蝕刻是一種快速有效的蝕刻方式，而且其所使用的蝕刻劑通常對(duì)不同材料具有相當(dāng)高的“選擇性”(selectivity)。而干蝕刻，例如等離子蝕刻，則是利用部分解離的氣體來(lái)進(jìn)行，最大優(yōu)點(diǎn)即是干蝕刻為“非等向性蝕刻”(anisotropic?etching)。然而，前述已知技術(shù)出現(xiàn)了下述問(wèn)題。第一，無(wú)論是采用何種蝕刻方式，都必須分別制作微機(jī)電裝置與半導(dǎo)體元件，二種制程無(wú)法兼容整合。僅能分別在前制程中各自生產(chǎn)，再在后制程中連接兼容。如此一來(lái)，透過(guò)打線所產(chǎn)生的寄生效應(yīng)以及繁雜的程序會(huì)令成本居高不下，更會(huì)增加未來(lái)后制封裝的復(fù)雜性。第二，濕蝕刻為等向性蝕刻，不但會(huì)在縱向進(jìn)行蝕刻，同時(shí)也會(huì)產(chǎn)生橫向的蝕刻效果。而橫向蝕刻會(huì)導(dǎo)致所謂“側(cè)蝕”(undercut)的缺陷。第三，雖然干蝕刻為非等向性蝕刻，但是干蝕刻的選擇性卻比濕蝕刻來(lái)得低。因此，為了改進(jìn)受限蝕刻技術(shù)的諸多問(wèn)題，發(fā)展出了反應(yīng)性離子蝕刻(Reactive?Ion?Etching，RIE)的技術(shù)。此種技術(shù)雖然能大幅降低側(cè)蝕現(xiàn)象，但是由于蝕刻過(guò)程同樣是由上而下逐層進(jìn)行蝕刻，且最后一次的硅基底大量蝕刻工作仍必須運(yùn)用橫向蝕刻技術(shù)方能達(dá)成。再者，多次的蝕刻過(guò)程皆會(huì)通過(guò)微型結(jié)構(gòu)，造成在進(jìn)行硅基底大量蝕刻及橫向蝕刻過(guò)程中仍無(wú)法避免對(duì)于微型結(jié)構(gòu)的側(cè)蝕現(xiàn)象。此外，微型結(jié)構(gòu)會(huì)在制程結(jié)束后曝露在外，進(jìn)而影響合格率。縱上所述，目前各種技術(shù)仍無(wú)法解決如何整合兼容微機(jī)電裝置與半導(dǎo)體元件的問(wèn)題。由于現(xiàn)今微機(jī)電結(jié)構(gòu)的設(shè)計(jì)愈來(lái)愈精細(xì)，造成微機(jī)電裝置與半導(dǎo)體元件之間的連接愈來(lái)愈不容易，進(jìn)而造成生產(chǎn)成本增加。且在不同制程之中也會(huì)有污染、誤差、成本及殘留的各種挑戰(zhàn)出現(xiàn)。有鑒于斯，本案專利技術(shù)人乃經(jīng)詳思細(xì)索，并積多年從事各種半導(dǎo)體微機(jī)電產(chǎn)品設(shè)計(jì)與半導(dǎo)體研究生產(chǎn)的經(jīng)驗(yàn)，開(kāi)發(fā)出一種能整合兼容微機(jī)電裝置與半導(dǎo)體元件、避免微機(jī)電結(jié)構(gòu)曝露的兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)及其制造方法。-->
技術(shù)實(shí)現(xiàn)思路
因此，本專利技術(shù)的一目的是在提供一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法，可有效避免不當(dāng)侵蝕及結(jié)構(gòu)殘留。且此制造方法將微機(jī)電裝置與半導(dǎo)體元件整合兼容在同一制程之內(nèi)完成，能有效簡(jiǎn)化制程及降低成本。依據(jù)本專利技術(shù)一實(shí)施例，一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法包括以下步驟。在硅基底表面形成內(nèi)具微結(jié)構(gòu)、兼容連接件與半導(dǎo)體元件的絕緣層，兼容連接件電性連接在半導(dǎo)體元件與微結(jié)構(gòu)之間。接著，進(jìn)行絕緣層蝕刻以形成蝕刻空間，且蝕刻空間僅到達(dá)硅基底的表面。接下來(lái)，應(yīng)用選擇比分別沿著蝕刻空間蝕刻硅基底與由硅基底底面進(jìn)行蝕刻，以分別形成具一致深度的保留空間與多個(gè)切割空間。再應(yīng)用選擇比由硅基底底面與切割空間處進(jìn)行蝕刻，以于硅基底底面形成懸浮空間，使微結(jié)構(gòu)懸浮。同時(shí)，使切割空間內(nèi)的硅基底繼續(xù)被蝕刻出一致的深度而到達(dá)絕緣層底面，以使懸浮空間、保留空間與切割空間相通，借以讓微結(jié)構(gòu)與半導(dǎo)體元件下方的硅基底被切割空間分隔而絕緣。前述制造方法還包含于絕緣層表面罩蓋保護(hù)蓋。借此保護(hù)懸浮的微結(jié)構(gòu)，使微結(jié)構(gòu)在硅基底蝕刻過(guò)程中不會(huì)直接外露于蝕刻空間，有效避免微結(jié)構(gòu)受到不當(dāng)侵蝕與暴露。本專利技術(shù)的另一目的是在提供一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)，可有效結(jié)合微機(jī)電結(jié)構(gòu)與半導(dǎo)體元件。依據(jù)本專利技術(shù)另一實(shí)施例，一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)，為應(yīng)用前述的制造方法所形成。此兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)包含硅基底與設(shè)置于硅基底上的絕緣層。硅基底下方具有切割空間及懸浮空間。切割空間位于懸浮空間內(nèi)壁，且懸浮空間與切割空間相通。絕緣層內(nèi)具有微結(jié)構(gòu)，半導(dǎo)體元件以及電性連接在半導(dǎo)體元件與微結(jié)構(gòu)之間的兼容連接件。其中硅基底的切割空間到達(dá)絕緣層底面，且硅基底的切割空間相對(duì)應(yīng)位于微結(jié)構(gòu)與半導(dǎo)體元件之間，使微結(jié)構(gòu)下方與半導(dǎo)體元件下方的硅基底被分隔而絕緣。而微結(jié)構(gòu)則利用硅基底的懸浮空間達(dá)成懸浮。前述兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)還包含于絕緣層表面具有保護(hù)蓋。借此保護(hù)蓋保護(hù)懸浮的微結(jié)構(gòu)，使微結(jié)構(gòu)不會(huì)直接外露。應(yīng)用本專利技術(shù)的兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)及其制造方法可有效結(jié)合微機(jī)電結(jié)構(gòu)與半導(dǎo)體元件在同一制程之內(nèi)完成，大幅減少制程的復(fù)雜性及成本。此外，利用罩蓋保護(hù)蓋的方式，使微結(jié)構(gòu)在硅基底蝕刻過(guò)程中不會(huì)直接外露于蝕刻空間，而能受到充份的保護(hù)，有效避免微結(jié)構(gòu)曝露及被不當(dāng)侵蝕。附圖說(shuō)明為讓本專利技術(shù)的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的說(shuō)明如下：圖1至圖10是繪示依照本專利技術(shù)一實(shí)施方式的一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法各步驟中的結(jié)構(gòu)剖面圖；圖11是繪示圖10中兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)的示意圖。【主要元件符號(hào)說(shuō)明】100：硅基底????????101：保留空間-->102：切割空間??????103：懸浮空間110：上表面????????120：底面200：絕緣層????????201：蝕刻空間202：容許空間??????210：微機(jī)電結(jié)構(gòu)211：微結(jié)構(gòu)????????212：相容連接件220：半導(dǎo)體元件??????300：罩層310：通孔????????????400：罩層410：通孔????????????500：保護(hù)蓋600：罩層????????????610：開(kāi)口700：罩層具體實(shí)施方式圖1至圖10為繪示依照本專利技術(shù)一實(shí)施方式的一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法各步驟中的結(jié)構(gòu)剖面圖。借以說(shuō)明兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法的詳細(xì)步驟。如圖1所示，首先在硅基底100上表面110形成絕緣層200，且絕緣層200內(nèi)具平行并排的微機(jī)電結(jié)構(gòu)210與半導(dǎo)體元件220。微機(jī)電結(jié)構(gòu)210包含彼此獨(dú)立的至少一微結(jié)構(gòu)211與兼容連接件212。兼容連接件212電性連接在半導(dǎo)體元件220與微機(jī)電結(jié)構(gòu)210之間。半導(dǎo)體元件例如互補(bǔ)式金屬氧化層半導(dǎo)體(Complementary?Metal-Oxide?Semiconductor，CMOS)元件。前述硅基底100、絕緣層200與微結(jié)構(gòu)211的設(shè)計(jì)與制造為常見(jiàn)標(biāo)準(zhǔn)半導(dǎo)體制造技術(shù)。因此，相關(guān)的配合細(xì)節(jié)在此不多做贅述。接著，如圖2所示，在絕緣層200表面制作罩層300。罩層300表面外露，且罩層300相對(duì)應(yīng)微機(jī)電結(jié)構(gòu)210的預(yù)期蝕刻空間處設(shè)有通孔310。接下來(lái)，如圖3所示，從罩層300的通孔310向下進(jìn)行反應(yīng)性離子蝕刻，以本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法，其特征在于，該制造方法包含：在一硅基底表面形成內(nèi)具一微結(jié)構(gòu)、一兼容連接件與一半導(dǎo)體元件的一絕緣層，且該兼容連接件電性連接在該半導(dǎo)體元件與該微結(jié)構(gòu)之間；蝕刻該絕緣層以形成一蝕刻空間，且該蝕刻空間到達(dá)該硅基底的表面；應(yīng)用選擇比沿著該蝕刻空間蝕刻該硅基底，以形成具一致深度的一保留空間；應(yīng)用選擇比由該硅基底底面進(jìn)行蝕刻，以形成具一致深度的多個(gè)切割空間；以及應(yīng)用選擇比由該硅基底底面與該些切割空間處進(jìn)行蝕刻，以在該硅基底底面形成一懸浮空間，使該微結(jié)構(gòu)懸浮，并使該些切割空間內(nèi)的硅基底繼續(xù)被蝕刻出一致的深度，而到達(dá)絕緣層底面，以使該懸浮空間、該保留空間與該些切割空間相通，且該微結(jié)構(gòu)與該半導(dǎo)體元件下方的該硅基底被該些切割空間分隔而絕緣。

【技術(shù)特征摘要】
1.一種兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法，其特征在于，該制造方法包含：在一硅基底表面形成內(nèi)具一微結(jié)構(gòu)、一兼容連接件與一半導(dǎo)體元件的一絕緣層，且該兼容連接件電性連接在該半導(dǎo)體元件與該微結(jié)構(gòu)之間；蝕刻該絕緣層以形成一蝕刻空間，且該蝕刻空間到達(dá)該硅基底的表面；應(yīng)用選擇比沿著該蝕刻空間蝕刻該硅基底，以形成具一致深度的一保留空間；應(yīng)用選擇比由該硅基底底面進(jìn)行蝕刻，以形成具一致深度的多個(gè)切割空間；以及應(yīng)用選擇比由該硅基底底面與該些切割空間處進(jìn)行蝕刻，以在該硅基底底面形成一懸浮空間，使該微結(jié)構(gòu)懸浮，并使該些切割空間內(nèi)的硅基底繼續(xù)被蝕刻出一致的深度，而到達(dá)絕緣層底面，以使該懸浮空間、該保留空間與該些切割空間相通，且該微結(jié)構(gòu)與該半導(dǎo)體元件下方的該硅基底被該些切割空間分隔而絕緣。2.根據(jù)權(quán)利要求1所述的兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法，其特征在于，還包含：制作一罩層于該絕緣層表面；形成一通孔位于該罩層相對(duì)應(yīng)該微結(jié)構(gòu)的預(yù)期蝕刻空間處；以及由該通孔向下進(jìn)行反應(yīng)性離子蝕刻以形成該蝕刻空間。3.根據(jù)權(quán)利要求2所述的兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法，其特征在于，還包含：去除該蝕刻空間周緣及相對(duì)應(yīng)該微結(jié)構(gòu)上方的該罩層；蝕刻該絕緣層至預(yù)設(shè)深度，形成一容許空間；以及利用深反應(yīng)離子蝕刻由該蝕刻空間向該硅基底蝕刻，以形成一保留空間。4.根據(jù)權(quán)利要求3所述的兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方法，其特征在于，還包含：去除該罩層。5.根據(jù)權(quán)利要求4所述的兼容半導(dǎo)體元件的微型懸浮結(jié)構(gòu)制造方...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：陳曉翔，
申請(qǐng)(專利權(quán))人：微智半導(dǎo)體股份有限公司，
類型：發(fā)明
國(guó)別省市：71[中國(guó)|臺(tái)灣]