自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構制造技術

本發明專利技術涉及一種自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構，包括一級驅動模塊、二級驅動模塊和端口驅動模塊，所述的一級驅動模塊、二級驅動模塊和端口驅動模塊依次相連，所述的一級驅動模塊用于負責驅動第二PMOS管P2的開啟及關閉；所述的二級驅動模塊用于控制驅動電路內置功率管P1的開啟與關閉；所述的端口驅動模塊用于驅動外置功率MOS管。采用了本發明專利技術的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構，在采用薄柵氧器件的條件下，通過提高柵極驅動電壓的方式，降低驅動外部功率MOS管的R

【技術實現步驟摘要】
自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構


[0001]本專利技術涉及集成電路領域，尤其涉及自舉電路領域，具體是指一種自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構。

技術介紹

[0002]MOS是Metal－Oxide－Semiconductor即金屬－氧化物－半導體的簡稱，以其輸入阻抗高、驅動電流小、開關速度快的優勢，逐步在開關電壓、電機驅動等領域，越來越得到普遍應用。在功率驅動應用場合，通常采用一個驅動專用集成電路加外部功率MOS管的方式，完成驅動要求。其中，集成電路負責控制信號電壓的轉換及功率MOS管的柵極驅動和保護，而功率MOS管負責大電流高效率的輸出。功率MOS管是一種電壓控制器件，其開關狀態受柵極和源極之間的電壓VGS控制。在集成電路內部，采用多級反相器，逐步增加驅動能力，最后接到外置功率MOS管的柵端，即可輸出合適的VGS電壓。集成電路內部的反相器通常采用一個P型MOS管加一個N型MOS管的方式，電路結構簡單，但由于工藝的限制，所采用的電源電壓不能高于MOS管的柵極對襯底的擊穿電壓，因此用在功率供電電壓較高的場合；而且相對于P型功率MOS管，N型功率MOS管的價格更低，速度更快，導通阻抗更小。因此，集成電路多采用自舉升壓方式設計，驅動外部兩個功率型NMOS器件，一方面，通過自舉驅動的方式，提高驅動端電壓，增大應用場合，另一方面不采用P型功率器件，而只采用N型功率器件，提高整體的驅動效率，降低整體方案的成本。

技術實現思路

[0003]本專利技術的目的是克服了上述現有技術的缺點，提供了一種滿足功能完善、性能穩定、電路成本低的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構。
[0004]為了實現上述目的，本專利技術的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構如下：
[0005]該自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構，其主要特點是，所述的電路結構包括一級驅動模塊、二級驅動模塊和端口驅動模塊，所述的一級驅動模塊、二級驅動模塊和端口驅動模塊依次相連，所述的端口驅動模塊包含第一PMOS管，所述的二級驅動模塊包含第二PMOS管，所述的第一PMOS管的柵極與第二PMOS管的漏極相連，第一PMOS管的源極與第二PMOS管的源極相連，所述的第二PMOS管的柵極與一級驅動模塊相連，所述的一級驅動模塊用于負責驅動第二PMOS管的開啟及關閉；所述的二級驅動模塊用于控制第一PMOS管的開啟與關閉；所述的端口驅動模塊用于驅動外置功率MOS管。
[0006]較佳地，所述的一級驅動模塊包括第一恒定電流源、第二恒定電流源、第五NMOS管、第一多晶電阻，所述的第五NMOS管的柵極接輸入信號，源極通過第二恒定電流源接地，漏極通過第一恒定電流源與電源電壓相連，所述的第一多晶電阻的一端與電源電源相連，所述的第一多晶電阻的另一端與所述的二級驅動模塊相連接。
[0007]較佳地，所述的二級驅動模塊包括反相器、第二NMOS管、第三NMOS管、第四NMOS管、
第三恒定電流源、第二PMOS管、第二多晶電阻、第四多晶電阻、齊納二極管、第三多晶電阻、脈沖產生電路；
[0008]所述的反相器的輸入端接輸入信號IN，輸出端與第三NMOS管的柵極相連，第三NMOS管的源極通過第三恒定電流源接地，第三NMOS管的漏極與第四NMOS管的源極相連；第四NMOS管的柵極接數字邏輯的電壓VDD，第四NMOS管的漏極與第二PMOS管的漏極相連，第二PMOS管的柵極與一級驅動模塊的第五NMOS管的漏極相連，所述的第二多晶電阻的兩端、第四多晶電阻及齊納二極管串聯的兩端和第二PMOS管的源極和漏極均并聯連接；第二NMOS管的源極接地，第二NMOS管的漏極通過第三多晶電阻與第三NMOS管的漏極相連；反相器的輸出端通過脈沖產生電路產生短脈沖控制第二NMOS管的柵極。
[0009]較佳地，所述的端口驅動模塊包括第一PMOS管、第一NMOS管，
[0010]所述的第一PMOS管的柵極和漏極并聯在第二多晶電阻兩端，也即第二多晶電阻R2的一端與第一PMOS管P1的柵極連接，第二多晶電阻R2的另一端與第一PMOS管P1的漏極連接，第一PMOS管的柵極端接輸入信號IN，源極接地，第一PMOS管的源極與第一NMOS管的漏極相連，且輸出信號。
[0011]較佳地，所述的電路結構還包括電平轉換模塊，電源端接電源電壓VCC端，電平轉換模塊與輸入信號IN和第一NMOS管的柵極相連接，電平轉換模塊和第一NMOS管的源極接地。
[0012]較佳地，所述的電路結構中的PMOS管為高壓器件，應用于12V以上的電壓。
[0013]較佳地，所述的電路結構中的NMOS管和所述的PMOS管均具有薄柵氧結構，所述薄柵氧結構的柵氧化層的厚度為120埃。
[0014]較佳地，所述的第一多晶電阻R1、第二多晶電阻R2、第三多晶電阻R3或第四多晶電阻R4的方塊電阻為1000歐姆每個方塊至4000歐姆每個方塊之間。
[0015]較佳地，所述的柵極驅動電路結構的輸入信號的電壓為0～5V，輸出信號的電壓為0～10V。
[0016]較佳地，所述的第二PMOS管的柵壓小于5V，第一PMOS管的柵壓小于6V。
[0017]采用了本專利技術的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構，提出一種全新的功率管柵極驅動結構，在采用薄柵氧器件的條件下，通過提高柵極驅動電壓的方式，降低驅動外部功率MOS管的R
DS(ON)
，提高的整體工作效率，在節能方面具有重要的意義。而且本結構可同時應用于驅動高低側不同的功率管，僅通過調整內部電阻或電流基準的值，就可以適應不同的工作電壓，在相同的驅動能力下，這種設計可以大大減少集成電路整體的面積，節約電路成本。本專利技術采用的結構原理清晰，功能完善，且經過量產電路驗證，性能穩定可靠，已大量應用于集成電路產品中，具有廣闊的應用前景。
附圖說明
[0018]圖1為一實施例中的自舉升壓驅動方式驅動外部雙N型功率MOS示意圖。
[0019]圖2為一實施例中的某NMOS功率管R
DS(ON)
與柵壓的關系示意圖。
[0020]圖3為一實施例中的某NMOS功率管R
DS(ON)
與工作電流的關系示意圖。
[0021]圖4為一實施例中的I1及I2常用的輸出驅動電路結構。
[0022]圖5為一實施例中的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構的
改進的低側驅動電路結構示意圖。
[0023]圖6為一實施例中的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構的高側驅動結構示意圖。
[0024]圖7為一實施例中的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構的低側驅動仿真波形圖。
具體實施方式
[0025]為了能夠更清楚地描述本專利技術的
技術實現思路
，下面結合具體實施例來進行進一步的描述。
[0026]自舉驅動方式的示意圖如圖1所示，圖1中方框本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構，其特征在于，所述的電路結構包括一級驅動模塊、二級驅動模塊和端口驅動模塊，所述的一級驅動模塊、二級驅動模塊和端口驅動模塊依次相連，所述的端口驅動模塊包含第一PMOS管，所述的二級驅動模塊包含第二PMOS管，所述的第一PMOS管的柵極與第二PMOS管的漏極相連，第一PMOS管的源極與第二PMOS管的源極相連，所述的第二PMOS管的柵極與一級驅動模塊相連，所述的一級驅動模塊用于控制第二PMOS管的開啟及關閉；所述的二級驅動模塊用于控制第一PMOS管的開啟與關閉；所述的端口驅動模塊用于驅動外置的功率MOS管。2.根據權利要求1所述的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構，其特征在于，所述的一級驅動模塊包括第一恒定電流源、第二恒定電流源、第五NMOS管、第一多晶電阻，所述的第五NMOS管的柵極接輸入信號，源極通過第二恒定電流源接地，漏極通過第一恒定電流源與電源電壓相連，所述的第一多晶電阻的一端與電源相連，所述的第一多晶電阻的另一端與所述的二級驅動模塊相連接。3.根據權利要求2所述的自舉電路中實現提高功率MOS管柵壓的柵極驅動電路結構，其特征在于，所述的二級驅動模塊還包括反相器、第二NMOS管、第三NMOS管、第四NMOS管、第三恒定電流源、第二多晶電阻、第四多晶電阻、齊納二極管、第三多晶電阻、脈沖產生電路；所述的反相器I5的輸入端接輸入信號，輸出端與第三NMOS管的柵極相連，第三NMOS管的源極通過第三恒定電流源接地，第三NMOS管的漏極與第四NMOS管的源極相連；第四NMOS管的柵極接數字邏輯的電壓VDD，第四NMOS管的漏極與第二PMOS管的漏極相連，第二PMOS管的柵極與一級驅動模塊的第五NMOS管的漏極相連，所述的第二多晶電阻的兩端、第四多晶電阻及齊納二極管串聯的兩端和第二PMOS管的源極和漏極均并聯連接；第二NMOS管的源極接地，第二NMOS管的漏極通過第...

【專利技術屬性】
技術研發人員：王大選，劉衛中，卜惠琴，牛瑞萍，蔣亞平，
申請(專利權)人：華潤微集成電路無錫有限公司，
類型：發明
國別省市：