本發明專利技術公開一種低抖動寬帶時鐘驅動器，屬于集成電路信號處理領域，包括壓控振蕩器模塊、鎖相模塊、高速分頻器模塊、輸出驅動器模塊和基準模塊。所述壓控振蕩器模塊用于產生時鐘頻率；所述鎖相模塊將所述壓控振蕩器模塊產生的時鐘頻率鎖定在所需要的頻率和相位上；所述高速分頻器模塊將所述壓控振蕩器模塊的信號分頻至所需要的輸出信號；所述輸出驅動器模塊將所述高速分頻器模塊分頻后的輸出信號轉換為LVPECL、LVDS、LVCMOS三種輸出格式之一后驅動輸出負載；本發明專利技術具有寬頻率范圍輸出以及低輸出抖動、多模式信號輸出功能，可在寬頻率范圍輸出內達到出色的時鐘精度；具有出色的抖動性能，適合要求嚴苛的基礎設施時鐘驅動應用。適合要求嚴苛的基礎設施時鐘驅動應用。適合要求嚴苛的基礎設施時鐘驅動應用。
【技術實現步驟摘要】
一種低抖動寬帶時鐘驅動器
[0001]本專利技術涉及集成電路信號處理
，特別涉及一種低抖動寬帶時鐘驅動器。
技術介紹
[0002]隨著科學技術越來越成熟，現代通信系統實現各種技術上的跨越，從原來的模擬調制信號通信、窄帶語音通信、有線傳輸通信，實現到數字調制信號通信、寬帶綜合業務通信、無線移動通信的跨越，電子通信系統越來越豐富。通信系統不斷向大容量高速率發展，對射頻通信技術的要求更加關鍵。射頻信號向更高的頻率，更大的范圍延伸。
[0003]無線通信系統的實現主要是依靠射頻通信電路。射頻通信系統經過多年的不斷的研究和積累，基本形成了典型的組成結構，主要包括調制、變頻、放大和解調等幾個部分。最近這幾年，射頻通信電路的應用領域主要包括航空航天通信、雷達衛星通信，船載通信、個人移動通信、無線局域網、物聯網和車聯網等。
[0004]通信技術應用要求越來越高，越來越苛刻。這就迫切需要無線通信設備能夠在任何時間、任何地方都能夠提供安全可靠的通信功能，而且變得重量更輕、體積更小、功耗更低。由于這些原因，射頻通信電路的設計面臨更多的要求和挑戰。而時鐘驅動器電路應用于通信技術的各個領域，其頻率范圍、抖動性能決定了通信電路的性能。傳統的復雜結構給高性能時鐘驅動器電路的應用造成了巨大的困難。因此，在系統中設計寬頻率范圍、低抖動性能、簡單易用的時鐘驅動器非常有必要。
技術實現思路
[0005]本專利技術的目的在于提供一種低抖動寬帶時鐘驅動器，以解決
技術介紹
中的問題。
[0006]為解決上述技術問題，本專利技術提供了一種低抖動寬帶時鐘驅動器，包括：
[0007]壓控振蕩器模塊，用于產生時鐘頻率；
[0008]鎖相模塊，將所述壓控振蕩器模塊產生的時鐘頻率鎖定在所需要的頻率和相位上；
[0009]高速分頻器模塊，將所述壓控振蕩器模塊的信號分頻至所需要的輸出信號；
[0010]輸出驅動器模塊，將所述高速分頻器模塊分頻后的輸出信號轉換為LVPECL、LVDS、LVCMOS三種輸出格式之一后驅動輸出負載；
[0011]基準模塊，為所述壓控振蕩器模塊、所述鎖相模塊、所述高速分頻器模塊和所述輸出驅動器模塊提供基準電流。
[0012]可選的，所述高速分頻器模塊包括：
[0013]預先分頻器，對所述壓控振蕩器模塊產生的信號進行預先分頻；
[0014]反饋分頻器，將預先分頻后的信號再次分頻后反饋至所述鎖相模塊；
[0015]輸出分頻器，將預先分頻后的信號再次分頻至所需要的輸出頻率；其中，
[0016]所述反饋分頻器和所述輸出分頻器均與所述預先分頻器相連。
[0017]可選的，所述預先分頻器包括輸入緩沖器、除3分頻器、除4分頻器、除5分頻器和輸
出選擇器；所述除3分頻器、除4分頻器和除5分頻器的輸入端均與所述輸入緩沖器相連，所述除3分頻器、除4分頻器和除5分頻器的輸出端均與所述輸出選擇器相連。
[0018]可選的，所述反饋分頻器包括包括輸入緩沖器、除15分頻器、除20分頻器、除24分頻器、除25分頻器和輸出選擇器；所述除15分頻器、除20分頻器、除24分頻器和除25分頻器的輸入端均與所述輸入緩沖器相連，所述除15分頻器、除20分頻器、除24分頻器和除25分頻器的輸出端均與所述輸出選擇器相連。
[0019]可選的，所述輸出分頻器包括輸入緩沖器、除1分頻器、除2分頻器、除3分頻器、除4分頻器、除6分頻器、除8分頻器和輸出選擇器；所述除1分頻器、除2分頻器、除3分頻器、除4分頻器、除6分頻器和除8分頻器的輸入端均與所述輸入緩沖器相連，所述除1分頻器、除2分頻器、除3分頻器、除4分頻器、除6分頻器和除8分頻器的輸出端均與所述輸出選擇器相連。
[0020]可選的，所述壓控振蕩器模塊包括電感電容諧振腔體、三極管Q1、三極管Q2和電阻R1；三極管Q1的集電極和三極管Q2的基極共同連接所述電感電容諧振腔體的第一端，三極管Q2的集電極和三極管Q1的基極共同連接所述電感電容諧振腔體的第二端；三極管Q1的發射極和三極管Q2的發射極共同通過電阻R1接地；
[0021]所述電感電容諧振腔體的第一端和第二端均接電源VDD。
[0022]可選的，所述輸出驅動器模塊包括輸入緩沖器和LVPECL模塊、LVDS模塊、LVCMOS模塊。
[0023]在本專利技術提供的低抖動寬帶時鐘驅動器中，采用高速分頻器模塊使得芯片使用更為簡單；壓控振蕩器模塊采用電感電容諧振方法，從而可實現超低抖動信號，配合高速分頻器模塊可涵蓋多種通信常用通信系統的時鐘頻率范圍；輸出驅動器模塊采用集成3種驅動電路的方式，從而可實現輸出信號轉換為LVPECL、LVDS、LVCMOS三種輸出格式之一后驅動輸出負載。
附圖說明
[0024]圖1是本專利技術提供的低抖動寬帶時鐘驅動器結構示意圖；
[0025]圖2是本專利技術提供的低抖動寬帶時鐘驅動器中高速分頻器模塊的結構示意圖；
[0026]圖3是高速分頻器模塊中預先分頻器的結構示意圖；
[0027]圖4是高速分頻器模塊中反饋分頻器的結構示意圖；
[0028]圖5是高速分頻器模塊中輸出分頻器的結構示意圖；
[0029]圖6是本專利技術提供的低抖動寬帶時鐘驅動器中壓控振蕩器模塊的結構示意圖；
[0030]圖7是本專利技術提供的低抖動寬帶時鐘驅動器中輸出驅動器模塊的結構示意圖。
具體實施方式
[0031]以下結合附圖和具體實施例對本專利技術提出的一種低抖動寬帶時鐘驅動器作進一步詳細說明。根據下面說明和權利要求書，本專利技術的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本專利技術實施例的目的。
[0032]本專利技術提供了一種低抖動寬帶時鐘驅動器，其結構如圖1所示，包括壓控振蕩器模塊、鎖相模塊、高速分頻器模塊、輸出驅動器模塊和基準模塊；其中，C1～C5為5個外部控制
引腳，用于控制分頻功能，XIN是外部參考輸入時鐘信號，OUTP和OUTN是差分信號輸出引腳。所述壓控振蕩器模塊用于產生時鐘頻率；所述鎖相模塊將所述壓控振蕩器模塊產生的時鐘頻率鎖定在所需要的頻率和相位上；所述高速分頻器模塊將所述壓控振蕩器模塊的信號分頻至所需要的輸出信號；所述輸出驅動器模塊將所述高速分頻器模塊分頻后的輸出信號轉換為62.5MHz～625MHz的LVPECL、LVDS、LVCMOS三種輸出格式之一后驅動輸出負載；所述基準模塊為所述壓控振蕩器模塊、所述鎖相模塊、所述高速分頻器模塊和所述輸出驅動器模塊提供基準電流。
[0033]如圖2所示，所述高速分頻器模塊包括預先分頻器、反饋分頻器和輸出分頻器，OUTF是單端輸出信號至鎖相模塊，用于鎖定相位；所述反饋分頻器和所述輸出分頻器均與所述預先分頻器相連。所述預先分頻器對所述壓控振蕩器模塊產生的信號進行預先分頻；所述反饋分頻器將預先分頻后的信號再次分頻后反饋至所述鎖相模塊；所述輸出分頻器將預先分頻后的信號再次分頻至所需本文檔來自技高網...
【技術保護點】
【技術特征摘要】
1.一種低抖動寬帶時鐘驅動器，其特征在于，包括：壓控振蕩器模塊，用于產生時鐘頻率；鎖相模塊，將所述壓控振蕩器模塊產生的時鐘頻率鎖定在所需要的頻率和相位上；高速分頻器模塊，將所述壓控振蕩器模塊的信號分頻至所需要的輸出信號；輸出驅動器模塊，將所述高速分頻器模塊分頻后的輸出信號轉換為LVPECL、LVDS、LVCMOS三種輸出格式之一后驅動輸出負載；基準模塊，為所述壓控振蕩器模塊、所述鎖相模塊、所述高速分頻器模塊和所述輸出驅動器模塊提供基準電流。2.如權利要求1所述的低抖動寬帶時鐘驅動器，其特征在于，所述高速分頻器模塊包括：預先分頻器，對所述壓控振蕩器模塊產生的信號進行預先分頻；反饋分頻器，將預先分頻后的信號再次分頻后反饋至所述鎖相模塊；輸出分頻器，將預先分頻后的信號再次分頻至所需要的輸出頻率；其中，所述反饋分頻器和所述輸出分頻器均與所述預先分頻器相連。3.如權利要求2所述的低抖動寬帶時鐘驅動器，其特征在于，所述預先分頻器包括輸入緩沖器、除3分頻器、除4分頻器、除5分頻器和輸出選擇器；所述除3分頻器、除4分頻器和除5分頻器的輸入端均與所述輸入緩沖器相連，所述除3分頻器、除4分頻器和除5分頻器的輸出端均與所述輸出選擇器相連。4.如權利要求2所述的低抖動寬帶時鐘驅動器，其特征在于，所述反饋分頻器包括包括輸入緩沖器、除15分頻器、除20分頻器...
【專利技術屬性】
技術研發人員：俞陽，劉雪蓮，蔣穎丹，張沁楓，
申請(專利權)人：中國電子科技集團公司第五十八研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。