縮小半導(dǎo)體組件的單元間距的方法技術(shù)

一種縮小半導(dǎo)體組件的單元間距的方法，包括：　　　　提供具有復(fù)數(shù)個圖案的一基板，且這些特征圖案包括一第一材質(zhì)；　　　　于該基板及這些圖案上形成一層，且該層包括一第二材質(zhì)；　　　　移除在這些圖案上表面上的該層，使這些圖案暴露出來；以及　　　　移除這些圖案。（*該技術(shù)在2023年保護過期，可自由使用*）

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)是有關(guān)于一種半導(dǎo)體組件的制作方法，且特別是有關(guān)于一種。
技術(shù)介紹
近代的集成電路組件包含了許多的結(jié)構(gòu)，此結(jié)構(gòu)包括導(dǎo)電材料、半導(dǎo)電材料(即是一種可由摻質(zhì)來提供導(dǎo)電性的材料)以及/或是非導(dǎo)電材料。舉例來說，晶體管組件的制程是先在半導(dǎo)體基板上配置一閘介電層，然后在此閘介電層上形成一層由多晶硅所構(gòu)成的半導(dǎo)電材料，且此多晶硅材料被圖案化以定義在基板上橫向且分開配置的閘極導(dǎo)體。接著在閘極導(dǎo)體外，將不純的摻質(zhì)植入基板上曝露出的區(qū)域，而在基板上的閘極導(dǎo)體間形成源極/汲極。若用以形成源極/汲極的是n型摻質(zhì)，則將會形成n信道晶體管組件(NMOSFET)。相反地，若用以形成源極/汲極的是p型摻質(zhì)，則將會形成p信道晶體管組件(PMOSFET)。集成電路組件可以是只有n信道或是p信道的晶體管，更可以是將兩者結(jié)合在單一的龐大基板上。此外，利用一微影制程可定義晶體管中的閘極導(dǎo)體。在微影制程中，在多晶硅材料上旋轉(zhuǎn)沉積一感光薄膜，即一光阻，而一光學圖像則透過光罩上可穿透的部分，由一光源(通常是紫外線光源)投射一圖像，將圖像轉(zhuǎn)移至光阻上。則此光阻上被光線所曝光的部分會因光化學反應(yīng)改變了此部分的溶解度。之后利用顯影劑清洗光阻時，光阻上高溶解度的部分便會被顯影劑溶解而完整地移除，由于剩下來的光阻有很好的抗蝕刻性，所以可利用蝕刻液在多晶硅材料上蝕刻被光阻曝光的部分，用以定義晶體管組件的閘極導(dǎo)體。遺憾的是，圖案化光阻上的圖案間，所能達到的最小橫向間距，除了別的條件外，尤其受限于光線對多晶硅材料的曝光條件。舉例來說，當光線穿透光罩上可穿透區(qū)的狹縫時，若發(fā)生非預(yù)期的繞射現(xiàn)象時，光線會被散射掉，因而對光學圖像的分辨率造成不良的影響。另外，假設(shè)光線的曝光過多或不夠，光阻將會產(chǎn)生過度曝光或曝光不足問題，因而導(dǎo)致不正確的光學圖像。然而，就光阻本身而論，若光阻要曝光的部分沒有與光罩上的圖案一致，便會導(dǎo)致光阻上的圖案歪斜不正。由上述可知，微影制程會限制習知集成電路板上的圖案所能達到的最小寬度。因此，在習知技術(shù)中，要縮小微影制程中所完成的組件的寬度及其間的間距，例如是要縮小閘極導(dǎo)體的寬度及其間的間距，是不容易的。由于微影制程中有上述限制，所以例如是利用習知方法所制造的晶體管組件，其間距是不容易縮小的。而在此處的間距定義為同型態(tài)的兩相鄰結(jié)構(gòu)中，同一點間的距離，例如是兩個相鄰的閘極導(dǎo)體間的距離。然而，因為集成電路組件間的間距無法輕易地縮小，所以無法增加組件的積集度，以滿足現(xiàn)今對更快更小的集成電路組件的高度需求。
技術(shù)實現(xiàn)思路
本專利技術(shù)提出一種，其中，利用此種方法形成的組件的間距例如是以微影蝕刻制程形成的習知組件的間距的一半。且因組件的間距可被縮小，所以可以增加組件的集積度，進而發(fā)展出更小更快的集成電路。在一較佳實施例中，先將墊氧化層形成于基板上，再將氮化硅層形成于墊氧化層上。接著，再于此氮化硅層上形成一修剪過(trimmed)的光阻層，且氮化硅層以此光阻層作為罩幕來進行蝕刻。之后將此修剪過的光阻層完全移除以使氮化硅層完全暴露出來，再移除墊氧化層暴露出的部分直到部分的基板暴露出來。然后將閘極氧化層形成于基板所暴露出的部分上，再沉積多晶質(zhì)層以覆蓋在氮化硅層與門極氧化層上，之后對此多晶質(zhì)層進行蝕刻，以便將氮化硅層暴露出來，并形成復(fù)數(shù)個多晶質(zhì)閘極，最后，將氮化硅層移除。在另一較佳實施例中，一種包括提供具有第一絕緣層形成于其上的基板，且將第二絕緣層形成于第一絕緣層上，之后再將光阻層形成于第二絕緣層上。以此光阻層作為罩幕來蝕刻第二絕緣層后，再將光阻層移除。且將第一絕緣層所暴露出的部分移除后，接著更形成第三絕緣層于基板上所暴露出的部分。此外，將一導(dǎo)電層沉積在第二絕緣層及第三絕緣層上，并對此導(dǎo)電層進行蝕刻，以便將第二絕緣層暴露出來，并形成復(fù)數(shù)個閘極。接著，將第二絕緣層移除。此處所述的任何特征的獨特性質(zhì)及其間的結(jié)合，皆包括在本專利技術(shù)的范圍內(nèi)，而且此特征間的結(jié)合必須是與本處的說明、上下文意以及習知技術(shù)所相符的。為了概述本專利技術(shù)，本專利技術(shù)中的某些觀點、優(yōu)點以及顯著的特征皆敘述于此處。然而，必須了解的是，這些觀點、優(yōu)點或是特征不一定在本專利技術(shù)的任何特別的實施例中皆會實現(xiàn)。為讓本專利技術(shù)的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下附圖說明圖1是依照本專利技術(shù)一較佳實施例的繪示有墊氧化層配置在基板上，且有氮化硅層配置在墊氧化層上，更有圖案化的光阻層配置在氮化硅層上的剖面示意圖。圖2是圖1中所敘述配置的剖面圖，其中，依照本專利技術(shù)一較佳實施例所述，圖案化光阻層經(jīng)過修剪以減小圖案化光阻層的尺寸。圖3是圖2中所敘述配置的剖面圖，其中，依照本專利技術(shù)一較佳實施例，將圖案化的光阻層作為罩幕，移除氮化硅層曝光的部分。圖4是圖3中所敘述配置的剖面圖，其中，依照本專利技術(shù)一較佳實施例所述的方法，移除圖案化光阻層。圖5是圖4中所敘述配置的剖面圖，其中，依照本專利技術(shù)一較佳實施例所述的方法，移除暴露出的墊氧化層。圖6是圖5中所敘述配置的剖面圖，其中，依照本專利技術(shù)一較佳實施例所述的方法，在暴露出的基板上形成閘極氧化層。圖7是圖6中所敘述配置的剖面圖，其中，依照本專利技術(shù)一較佳實施例所述的方法，在氮化硅層與門極氧化層上沉積多晶質(zhì)層。圖8是圖7中所敘述配置的剖面圖，其繪示出多晶質(zhì)層被蝕刻以暴露出氮化硅層。圖9是圖8中所敘述配置的剖面圖，其中，依照本專利技術(shù)一較佳實施例所述的方法，移除氮化硅層以形成復(fù)數(shù)個具有縮小的間距的多晶質(zhì)閘極。10基板12墊氧化層14氮化硅層16光阻層18閘極氧化層20多晶質(zhì)層22多晶質(zhì)閘極d1、d2組件的單元間距w組件寬度具體實施方式現(xiàn)在將對本專利技術(shù)的較佳實施例詳盡說明以供參考，并盡其可能的把一些數(shù)字用于附圖中，且用這些數(shù)字來描述其所指的部分。值得注意的是，所附的圖標皆為簡單化的圖標，僅為了在此揭露書中提供清楚的說明以及敘述的方便性，所以這些圖標并無精確的尺度。而一些方向性的用詞，例如是頂部、底部、上、下、左、右、之上、之下、前方以及后方，皆以附圖為基準。這些方向性的用詞，不應(yīng)因其構(gòu)詞而對本專利技術(shù)的范圍有任何模式的限制。雖然本揭露書在此以某些實施例做為參考，但必需了解的是，這些實施例僅為本專利技術(shù)的例子而非本專利技術(shù)的限制。以下所將敘述的內(nèi)容，雖然僅是舉出幾個示范性的實施例，但其真正的目的是要讓實施例的所有變型、替代以及等價物，皆涵蓋于后附的本專利技術(shù)權(quán)利要求的精神與范圍內(nèi)。其中必須了解的是，在此處敘述的結(jié)構(gòu)與制造步驟中，并不包括具有縮小的單元間距的多晶質(zhì)閘極的所有制造流程。然而，只要提供如此處所述的本專利技術(shù)一般的實行步驟以理解本專利技術(shù)，則本專利技術(shù)可與習知的各種微影技術(shù)一起實行。此外，本專利技術(shù)可應(yīng)用于半導(dǎo)體組件及其制程的領(lǐng)域中，以下所舉例子將說明本專利技術(shù)的一種。請參照圖1，本專利技術(shù)的一種是先在基板10上形成一墊氧化層12，且在此墊氧化層12上形成一氮化硅(SiN)層14，接著在氮化硅層14之上形成一光阻層16，且此光阻層16例如是經(jīng)過圖案化的光阻層。因此，墊氧化層12、氮化硅層14以及光阻層16是依序在基板10上形成的。而較佳的作法是以單晶硅材料構(gòu)成基板10，另外，基板10還可以由氮化鎵(GaN)、砷化鎵(GaAs)或是其它本領(lǐng)域的技術(shù)人員認為合適的半導(dǎo)體材料所構(gòu)成。此外，基板10還可以摻雜有N型或P本文檔來自技高網(wǎng)...

【技術(shù)保護點】

【技術(shù)特征摘要】
1.一種縮小半導(dǎo)體組件的單元間距的方法，包括提供具有復(fù)數(shù)個圖案的一基板，且這些特征圖案包括一第一材質(zhì)；于該基板及這些圖案上形成一層，且該層包括一第二材質(zhì)；移除在這些圖案上表面上的該層，使這些圖案暴露出來；以及移除這些圖案。2.如權(quán)利要求1所述的縮小半導(dǎo)體組件的單元間距的方法，其中移除這些圖案以留下部分的該層；以及在移除這些圖案前所測得的這些圖案中相鄰的圖案的間距大于該層的相鄰部分的間距。3.如權(quán)利要求1所述的縮小半導(dǎo)體組件的單元間距的方法，其中該第二材質(zhì)包括多晶硅；以及移除在這些圖案之上表面上的該層可形成復(fù)數(shù)個閘極。4.如權(quán)利要求1所述的縮小半導(dǎo)體組件的單元間距的方法，其中提供具有這些圖案的該基板，包括提供具有一第一介電質(zhì)配置于其上的該基板，且該第一介電質(zhì)配置于該基板與該圖案之間；以及在該基板上形成該層，包括形成一第二介電質(zhì)在該基板上，且將該層形成于該第二介電質(zhì)上，因此該第二介電質(zhì)配置在該基板與該層之間。5.如權(quán)利要求1所述的縮小半導(dǎo)體組件的單元間距的方法，其中提供具有這些圖案的該基板，包括提供具有一第一介電質(zhì)配置于其上的該基板，且移除該第一介電質(zhì)上無這些圖案覆蓋的部分；以及于該基板上形成該層，包括形成一第二介電質(zhì)在該基板上，且將該層形成于該第二介電質(zhì)及這些圖案上，因此該第二介電質(zhì)配置在該基板與該層之間。6.如如權(quán)利要求2所述的縮小半導(dǎo)體組件的單元間距的方法，其中該第一及第二介電質(zhì)包括氧化硅；以及在于該基板上形成該層之前，將該基板上無這些圖案覆蓋的區(qū)域的該第一介電質(zhì)移除，并將該第二介電質(zhì)配置于這些區(qū)域內(nèi)。7.如權(quán)利要求3所述的縮小半導(dǎo)體組件的單元間距的方法，其中移除這些圖案后，會留下部分的該層；以及在移除這些圖案前所測得的這些圖案中相鄰的圖案的間距大于該層的相鄰部分的間距。8.如權(quán)利要求4所述的縮小半導(dǎo)體組件的單元間距的方法，其中該第二材質(zhì)層包括多晶硅；以及移除在這些圖案之上表面上的該層可形成復(fù)數(shù)個閘極。9.如權(quán)利要求5所述的縮小半導(dǎo)體組件的單元間距的方法，其中提供具有這些圖案的該基板利用一微影制程于該基板上形成這些圖案；以及這些相鄰圖案的間距與該微影制程中所允許的間距最小值相等。10.一種利用權(quán)利要求1所述的方法所形成的結(jié)構(gòu)。11.一種利用權(quán)利要求2所述的方法所形成的結(jié)構(gòu)。12.一種利用權(quán)利要求6所述的方法所形成的結(jié)構(gòu)。13.一種具有縮小間距的半導(dǎo)體組件的形成方法，包括提供一基板，且該基板上形成有一第一絕緣層；在該第一絕緣層上形成一材料層；在該材料...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：賴俊仁，
申請(專利權(quán))人：旺宏電子股份有限公司，
類型：發(fā)明
國別省市：