像素電路及其驅(qū)動方法、顯示裝置制造方法及圖紙

本申請公開一種像素電路及其驅(qū)動方法、顯示裝置，該像素電路包括：第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第一電容、第二電容以及發(fā)光二極管。在該像素電路的發(fā)光階段，由于該像素電路中驅(qū)動薄膜晶體管的源極電壓，由輸入該像素電路中的數(shù)據(jù)電壓，參考電壓以及與該薄膜晶體管的源極連接的電容決定，與該像素電路中的電源電壓無關(guān)，因此，流入該發(fā)光二極管的電流也與電源電壓無關(guān)，這樣，針對包含多個像素電路的顯示裝置而言，可以有效避免由于電源電壓降導(dǎo)致的作用在每一個發(fā)光二極管的陽極電壓不同，進(jìn)而導(dǎo)致流入每一個發(fā)光二極管的電流不同，整個顯示裝置的亮度不均勻的問題。

Pixel Circuit, Driving Method and Display Device

The present application discloses a pixel circuit and its driving method and display device, which comprises a first thin film transistor, a second thin film transistor, a third thin film transistor, a fourth thin film transistor, a fifth thin film transistor, a first capacitor, a second capacitor and a light emitting diode. In the light-emitting phase of the pixel circuit, since the source voltage of the driving thin-film transistor in the pixel circuit is determined by the data voltage input to the pixel circuit, the reference voltage and the capacitance connected to the source of the thin-film transistor, it is independent of the power supply voltage in the pixel circuit, so the current flowing into the light-emitting diode is also independent of the power supply voltage. For display devices with multiple pixel circuits, it can effectively avoid the problem that the anode voltage of each LED is different due to the voltage drop of power supply, which leads to different currents flowing into each LED and uneven brightness of the whole display device.

【技術(shù)實(shí)現(xiàn)步驟摘要】
像素電路及其驅(qū)動方法、顯示裝置
本申請涉及顯示
，尤其涉及一種像素電路及其驅(qū)動方法、顯示裝置。
技術(shù)介紹
在顯示
，一個顯示裝置可以包含多個像素單元，每一個像素單元可以對應(yīng)一個像素電路。在一個像素電路中，通常可以包含電源，作為驅(qū)動元件的薄膜晶體管以及發(fā)光二極管，其中，電源與薄膜晶體管連接，薄膜晶體管與發(fā)光二極管連接。在像素電路的發(fā)光階段，電源提供的電源電壓作用于薄膜晶體管，薄膜晶體管在該電源電壓的作用下可以輸出電流，電流流入發(fā)光二極管，使得發(fā)光二極管發(fā)光。通常，針對顯示裝置中包含的多個像素電路而言，為了簡化顯示裝置的電路結(jié)構(gòu)，可以將多個像素電路的電源端通過導(dǎo)線連接，并使用同一個電源為該顯示裝置中包含的多個像素電路提供電源電壓，這樣，在多個像素電路的發(fā)光階段，電源提供的電源電壓可以控制多個像素電路中的發(fā)光二極管發(fā)光，使得整個顯示裝置可以發(fā)光。但是，在實(shí)際應(yīng)用中，在多個像素電路的發(fā)光階段，電源提供的電源電壓需要從一個像素電路傳輸至另一個像素電路，由于不同像素電路之間的連接導(dǎo)線存在一定的電阻，因此，電源電壓在傳輸過程中會產(chǎn)生電源電壓降(IRdrop)，導(dǎo)致實(shí)際為每一個像素電路提供的電源電壓不同。這樣，在像素電路的發(fā)光過程中，作用在每一個像素電路中的發(fā)光二極管的陽極電壓不同，流入每一個發(fā)光二極管的電流也不同，整個顯示裝置的亮度不均勻。
技術(shù)實(shí)現(xiàn)思路
本申請實(shí)施例提供一種像素電路及其驅(qū)動方法、顯示裝置，用于解決現(xiàn)有的顯示裝置中，電源提供的電源電壓在從一個像素電路傳輸至另一個像素電路的過程中存在電源電壓降，導(dǎo)致流過顯示裝置中每一個發(fā)光二極管的電流不同，整個顯示裝置的亮度不均勻的問題。本申請實(shí)施例提供一種像素電路，包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第一電容、第二電容以及發(fā)光二極管，其中：所述第一薄膜晶體管的柵極分別與所述第二薄膜晶體管的源極、所述第五薄膜晶體管的漏極以及所述第一電容的一端連接，所述第二薄膜晶體管的漏極與數(shù)據(jù)線連接，所述第五薄膜晶體管的源極與參考電壓線連接；所述第一薄膜晶體管的漏極與所述第四薄膜晶體管的源極連接，所述第四薄膜晶體管的漏極分別與所述第二電容的一端以及第一電源連接；所述第一薄膜晶體管的源極分別與所述第三薄膜晶體管的源極、所述發(fā)光二極管的陽極、所述第二電容的另一端以及所述第一電容的另一端連接，所述第三薄膜晶體管的漏極與初始電壓信號線連接，所述發(fā)光二極管的陰極與第二電源連接。優(yōu)選地，所述第三薄膜晶體管的柵極與第一掃描線連接，所述第一掃描線提供的第一掃描信號控制所述第三薄膜晶體管處于導(dǎo)通狀態(tài)，使得所述初始電壓信號線提供的初始電壓信號對所述第一電容以及所述發(fā)光二極管的陽極進(jìn)行初始化；所述第二薄膜晶體管的柵極與第二掃描線連接，所述第二掃描線提供的第二掃描信號控制所述第二薄膜晶體管處于導(dǎo)通狀態(tài)，使得所述數(shù)據(jù)線提供的數(shù)據(jù)電壓向所述第一薄膜晶體管的柵極施加電壓；所述第五薄膜晶體管的柵極與第三掃描線連接，所述第三掃描線提供的第三掃描信號控制所述第五薄膜晶體管處于導(dǎo)通狀態(tài)，使得所述參考電壓線提供的參考電壓對所述第一薄膜晶體管的柵極進(jìn)行初始化；所述第四薄膜晶體管的柵極與發(fā)光控制線連接，所述發(fā)光控制線提供的發(fā)光控制信號控制所述第四薄膜晶體管處于導(dǎo)通狀態(tài)，使得對所述第一薄膜晶體管的閾值電壓進(jìn)行補(bǔ)償，并使得電流流入所述發(fā)光二極管。優(yōu)選地，所述第一電源，用于為所述第一薄膜晶體管提供電源電壓；所述發(fā)光二極管發(fā)光時電流流入所述第二電源；所述初始電壓信號，用于為所述發(fā)光二極管以及所述第一電容提供初始化電壓。優(yōu)選地，在所述數(shù)據(jù)電壓向所述第一薄膜晶體管的柵極施加電壓時，所述第一電容以及所述第二電容控制所述第一薄膜晶體管的源極電壓與所述第一電源提供的電源電壓無關(guān)，使得對所述像素電路的電源電壓降進(jìn)行補(bǔ)償。優(yōu)選地，所述第一電容為耦合電容，在電流流入所述發(fā)光二極管時，所述第一電容用于保持所述第一薄膜晶體管的柵極電壓與源極電壓之間的壓差不變，使得對所述第一薄膜晶體管的電子遷移率進(jìn)行部分補(bǔ)償。優(yōu)選地，所述第一薄膜晶體管為N型薄膜晶體管；所述第二薄膜晶體管、所述第三薄膜晶體管、所述第四薄膜晶體管以及所述第五薄膜晶體管為N型薄膜晶體管或P型薄膜晶體管。本申請實(shí)施例提供一種像素電路的驅(qū)動方法，該驅(qū)動方法用于驅(qū)動上述記載的所述像素電路，該驅(qū)動方法包括：第一階段，第一掃描信號控制所述第三薄膜晶體管處于導(dǎo)通狀態(tài)，初始電壓信號對所述第一電容以及所述發(fā)光二極管的陽極進(jìn)行初始化，第二掃描信號控制所述第二薄膜晶體管處于截止?fàn)顟B(tài)，第三掃描信號控制所述第五薄膜晶體管處于導(dǎo)通狀態(tài)，參考電壓對所述第一薄膜晶體管的柵極進(jìn)行初始化，發(fā)光控制信號控制所述第四薄膜晶體管處于截止?fàn)顟B(tài)；第二階段，所述第一掃描信號控制所述第三薄膜晶體管由導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，所述第二掃描信號控制所述第二薄膜晶體管處于截止?fàn)顟B(tài)，所述第三掃描信號控制所述第五薄膜晶體管處于導(dǎo)通狀態(tài)，所述發(fā)光控制信號控制所述第四薄膜晶體管由截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，所述參考電壓對所述第一薄膜晶體管的閾值電壓進(jìn)行補(bǔ)償；第三階段，所述第一掃描信號控制所述第三薄膜晶體管處于截止?fàn)顟B(tài)，所述第二掃描信號控制所述第二薄膜晶體管由截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，數(shù)據(jù)電壓向所述第一薄膜晶體管的柵極施加電壓，所述第三掃描信號控制所述第五薄膜晶體管處于截止?fàn)顟B(tài)，所述發(fā)光控制信號控制所述第四薄膜晶體管處于截止?fàn)顟B(tài)；第四階段，所述第一掃描信號控制所述第三薄膜晶體管處于截止?fàn)顟B(tài)，所述第二掃描信號控制所述第二薄膜晶體管由導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，所述第三掃描信號控制所述第五薄膜晶體管處于截止?fàn)顟B(tài)，所述發(fā)光控制信號控制所述第四薄膜晶體管由截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)，電流流入所述發(fā)光二極管，所述發(fā)光二極管發(fā)光。優(yōu)選地，在所述第三階段，所述第一薄膜晶體管的柵極電壓由所述參考電壓變?yōu)樗鰯?shù)據(jù)電壓，在所述第一電容以及所述第二電容的作用下，所述第一薄膜晶體管的源極電壓由Vref-Vth變?yōu)閂ref-Vth+C1/(C1+C2)(Vdata-Vth)，對電源電壓降進(jìn)行補(bǔ)償，其中，Vref為所述參考電壓，Vth為所述第一薄膜晶體管的閾值電壓，Vdata為所述數(shù)據(jù)電壓，C1為所述第一電容，C2為所述第二電容。優(yōu)選地，在所述第四階段，在所述第一電源以及所述第一電容的作用下，所述第一薄膜晶體管的柵極電壓與源極電壓之間的壓差保持不變，對所述第一薄膜晶體管的電子遷移率進(jìn)行部分補(bǔ)償，使得流入所述發(fā)光二極管的電流不變。本申請實(shí)施例還提供一種顯示裝置，該顯示裝置包括上述記載的所述像素電路。本申請實(shí)施例采用的上述至少一個技術(shù)方案能夠達(dá)到以下有益效果：本申請實(shí)施例提供的像素電路，在像素電路的發(fā)光階段，由于該像素電路中驅(qū)動薄膜晶體管的源極電壓，由輸入該像素電路中的數(shù)據(jù)電壓，參考電壓以及與該薄膜晶體管的源極連接的電容決定，與該像素電路中的電源電壓無關(guān)，因此，流入該發(fā)光二極管的電流也與電源電壓無關(guān)，這樣，針對包含多個像素電路的顯示裝置而言，可以有效避免由于電源電壓降導(dǎo)致的作用在每一個發(fā)光二極管的陽極電壓不同，進(jìn)而導(dǎo)致流入每一個發(fā)光二極管的電流不同，整個顯示裝置的亮度不均勻的問題。除此之外，本申請實(shí)施例提供的像素電路，還可以實(shí)現(xiàn)對驅(qū)動薄膜晶體管本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
1.一種像素電路，其特征在于，包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第一電容、第二電容以及發(fā)光二極管，其中：所述第一薄膜晶體管的柵極分別與所述第二薄膜晶體管的源極、所述第五薄膜晶體管的漏極以及所述第一電容的一端連接，所述第二薄膜晶體管的漏極與數(shù)據(jù)線連接，所述第五薄膜晶體管的源極與參考電壓線連接；所述第一薄膜晶體管的漏極與所述第四薄膜晶體管的源極連接，所述第四薄膜晶體管的漏極分別與所述第二電容的一端以及第一電源連接；所述第一薄膜晶體管的源極分別與所述第三薄膜晶體管的源極、所述發(fā)光二極管的陽極、所述第二電容的另一端以及所述第一電容的另一端連接，所述第三薄膜晶體管的漏極與初始電壓信號線連接，所述發(fā)光二極管的陰極與第二電源連接。

【技術(shù)特征摘要】
1.一種像素電路，其特征在于，包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第一電容、第二電容以及發(fā)光二極管，其中：所述第一薄膜晶體管的柵極分別與所述第二薄膜晶體管的源極、所述第五薄膜晶體管的漏極以及所述第一電容的一端連接，所述第二薄膜晶體管的漏極與數(shù)據(jù)線連接，所述第五薄膜晶體管的源極與參考電壓線連接；所述第一薄膜晶體管的漏極與所述第四薄膜晶體管的源極連接，所述第四薄膜晶體管的漏極分別與所述第二電容的一端以及第一電源連接；所述第一薄膜晶體管的源極分別與所述第三薄膜晶體管的源極、所述發(fā)光二極管的陽極、所述第二電容的另一端以及所述第一電容的另一端連接，所述第三薄膜晶體管的漏極與初始電壓信號線連接，所述發(fā)光二極管的陰極與第二電源連接。2.如權(quán)利要求1所述的像素電路，其特征在于，所述第三薄膜晶體管的柵極與第一掃描線連接，所述第一掃描線提供的第一掃描信號控制所述第三薄膜晶體管處于導(dǎo)通狀態(tài)，使得所述初始電壓信號線提供的初始電壓信號對所述第一電容以及所述發(fā)光二極管的陽極進(jìn)行初始化；所述第二薄膜晶體管的柵極與第二掃描線連接，所述第二掃描線提供的第二掃描信號控制所述第二薄膜晶體管處于導(dǎo)通狀態(tài)，使得所述數(shù)據(jù)線提供的數(shù)據(jù)電壓向所述第一薄膜晶體管的柵極施加電壓；所述第五薄膜晶體管的柵極與第三掃描線連接，所述第三掃描線提供的第三掃描信號控制所述第五薄膜晶體管處于導(dǎo)通狀態(tài)，使得所述參考電壓線提供的參考電壓對所述第一薄膜晶體管的柵極進(jìn)行初始化；所述第四薄膜晶體管的柵極與發(fā)光控制線連接，所述發(fā)光控制線提供的發(fā)光控制信號控制所述第四薄膜晶體管處于導(dǎo)通狀態(tài)，使得對所述第一薄膜晶體管的閾值電壓進(jìn)行補(bǔ)償，并使得電流流入所述發(fā)光二極管。3.如權(quán)利要求2所述的像素電路，其特征在于，所述第一電源，用于為所述第一薄膜晶體管提供電源電壓；所述發(fā)光二極管發(fā)光時電流流入所述第二電源；所述初始電壓信號，用于為所述發(fā)光二極管以及所述第一電容提供初始化電壓。4.如權(quán)利要求2所述的像素電路，其特征在于，在所述數(shù)據(jù)電壓向所述第一薄膜晶體管的柵極施加電壓時，所述第一電容以及所述第二電容控制所述第一薄膜晶體管的源極電壓與所述第一電源提供的電源電壓無關(guān)，使得對所述像素電路的電源電壓降進(jìn)行補(bǔ)償。5.如權(quán)利要求2所述的像素電路，其特征在于，所述第一電容為耦合電容，在電流流入所述發(fā)光二極管時，所述第一電容用于保持所述第一薄膜晶體管的柵極電壓與源極電壓之間的壓差不變，使得對所述第一薄膜晶體管的電子遷移率進(jìn)行部分補(bǔ)償。6.如權(quán)利要求1至5任一項所述的像素電路...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張婷婷，
申請(專利權(quán))人：昆山國顯光電有限公司，
類型：發(fā)明
國別省市：江蘇,32