用于可重構全息天線的GaAs基等離子pin二極管的制備方法技術

本發明專利技術涉及一種用于可重構全息天線的GaAs基等離子pin二極管的制備方法，該制備方法包括：選取某一晶向的GeOI襯底，在GeOI襯底上淀積GaAs層并設置隔離區；刻蝕所述襯底形成P型溝槽和N型溝槽，P型溝槽和N型溝槽的深度小于襯底的頂層GaAs的厚度；在P型溝槽和N型溝槽內采用離子注入形成第一P型有源區和第一N型有源區；填充P型溝槽和N型溝槽，并采用離子注入在襯底的頂層GaAs內形成第二P型有源區和第二N型有源區；在襯底上形成引線，以完成GaAs基等離子pin二極管的制備。本發明專利技術實施例利用深槽隔離技術及離子注入工藝能夠制備并提供適用于形成固態等離子天線的高性能GaAs基等離子pin二極管。

Method for preparing GaAs based plasma PIN diode for reconfigurable holographic antenna

The invention relates to a preparation method of GaAs based plasma PIN diode reconfigurable antenna for holography, the preparation method comprises: selecting a GeOI substrate crystal orientation, deposited on GeOI GaAs layer and set the isolation region; etching the substrate to form P type and N type groove groove, groove type P and N type groove depth is less than the thickness of the top of the GaAs substrate; forming a first ion with P active region and the first N type active region injection in type P and N type groove groove; filling type P and type N groove groove, and the ion implantation to form the active region and the second active region N second P on top of the GaAs substrate; lead formed on the substrate, in order to complete the GaAs PIN diode based plasma preparation. The embodiment of the invention can prepare and provide a high-performance GaAs based plasma PIN diode suitable for forming a solid plasma antenna by using a deep groove isolation technique and an ion implantation process.

【技術實現步驟摘要】
用于可重構全息天線的GaAs基等離子pin二極管的制備方法
本專利技術涉及半導體器件制造
，特別涉及一種用于可重構全息天線的GaAs基等離子pin二極管的制備方法。
技術介紹
全息天線由源天線和全息結構組成。結合實際需求，選擇適當的天線作為源天線，通過加載全息結構來改變饋源的輻射，以獲得所需的目標天線的輻射特性，通過給定的電磁波輻射的干涉圖進而推算天線結構。與傳統的反射面天線相比，全息結構具有靈活的構建形式，便于和應用環境一體設計，應用范圍很廣泛。可重構天線，尤其是頻率可重構天線，因其工作頻率在一定范圍內可靈活改變，能適應多種工況的需求，在學術界和工業界受到很多研究人員的關注。目前，國內外應用于等離子可重構天線的固態等離子pin二極管采用的材料均為體硅材料，此材料存在本征區載流子遷移率較低問題，影響pin二極管本征區載流子濃度，進而影響其固態等離子體濃度；并且該結構的P區與N區大多采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現有工藝不兼容；而采用擴散工藝，雖結深較深，但同時P區與N區的面積較大，集成度低，摻雜濃度不均勻，影響pin二極管的電學性能，導致固態等離子體濃度和分布的可控性差。因此，選擇何種材料及工藝來制作一種等離子pin二極管以制備可重構全息天線就變得尤為重要。
技術實現思路
因此，為解決現有技術存在的技術缺陷和不足，本專利技術提出一種用于可重構全息天線的GaAs基等離子pin二極管的制備方法。具體地，本專利技術實施例提出的一種用于可重構全息天線的GaAs基等離子pin二極管的制備方法，所述GaAs基等離子pin二極管用于制作可重構全息天線，所述可重構全息天線包括GeOI半導體基片(1)；制作在所述GeOI半導體基片(1)上的第一天線臂(2)和第二天線臂(3)和同軸饋線(4)，所述第一天線臂(2)和所述第二天線臂(3)包括分布在所述同軸饋線(4)兩側且等長的等離子pin二極管串，所述可重構全息天線還包括全息圓環(14)；所述全息圓環(14)包括多個等離子pin二極管串(w7)，所述制備方法包括步驟：(a)選取某一晶向的GeOI襯底，在GeOI襯底上淀積GaAs層并設置隔離區；(b)刻蝕所述襯底形成P型溝槽和N型溝槽，所述P型溝槽和所述N型溝槽的深度小于所述襯底的頂層GaAs的厚度；(c)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內壁形成氧化層；利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內壁的氧化層以完成所述P型溝槽和所述N型溝槽內壁的平整化；對所述P型溝槽和所述N型溝槽進行離子注入以形成所述第一P型有源區和所述第一N型有源區，所述第一N型有源區為沿離子擴散方向距所述N型溝槽側壁和底部深度小于1微米的區域，所述第一P型有源區為沿離子擴散方向距所述P型溝槽側壁和底部深度小于1微米的區域；(d)填充所述P型溝槽和所述N型溝槽，并采用離子注入在所述襯底的頂層GaAs內形成第二P型有源區和第二N型有源區；(e)在所述襯底上形成引線，以完成所述GaAs基等離子pin二極管的制備。在上述實施例的基礎上，在所述全息圓環(14)由八段等長的等離子pin二極管串排列形成正八邊形結構，其中，所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同；或者，所述全息圓環(14)由多個等長的等離子pin二極管串構成并形成正多邊形結構，所述正多邊形的半徑為所述可重構全息天線接收或發送的電磁波波長的四分之三。在上述實施例的基礎上，所述可重構全息天線還包括制作于所述GeOI半導體基片(1)的直流偏置線(5、6、7、8、9、10、11、12)，所述直流偏置線(5、6、7、8、9、10、11、12)電連接于所述等離子pin二極管串及直流偏置電源之間。在上述實施例的基礎上，在GeOI襯底上淀積一層GaAs并設置隔離區，包括：(a1)在所述GeOI襯底表面利用MOCVD淀積GaAs層；(a2)在所述GaAs表面形成第一保護層；(a3)利用光刻工藝在所述第一保護層上形成第一隔離區圖形；(a4)利用干法刻蝕工藝在所述第一隔離區圖形的指定位置處刻蝕所述第一保護層及所述襯底以形成隔離槽，且所述隔離槽的深度大于等于所述襯底的頂層GaAs的厚度；(a5)填充所述隔離槽以形成所述等離子pin二極管的所述隔離區。在上述實施例的基礎上，所述第一保護層包括第一二氧化硅層和第一氮化硅層；相應地，步驟(a2)包括：(a21)在所述GaAs表面生成二氧化硅以形成第一二氧化硅層；(a22)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。在上述實施例的基礎上，步驟(b)包括：(b1)在所述襯底表面形成第二保護層；(b2)利用光刻工藝在所述第二保護層上形成第二隔離區圖形；(b3)利用干法刻蝕工藝在所述第二隔離區圖形的指定位置處刻蝕所述第二保護層及所述襯底以形成所述P型溝槽和所述N型溝槽。在上述實施例的基礎上，所述第二保護層包括第二二氧化硅層和第二氮化硅層；相應地，步驟(b1)包括：(b11)在所述襯底表面生成二氧化硅以形成第二二氧化硅層；(b12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。在上述實施例的基礎上，在步驟(c)中，所述對所述P型溝槽和所述N型溝槽進行離子注入以形成所述第一P型有源區和所述第一N型有源區，包括：(c1)光刻所述P型溝槽和所述N型溝槽；(c2)采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽分別注入P型雜質和N型雜質以形成第一P型有源區和第一N型有源區；(c3)去除光刻膠。在上述實施例的基礎上，步驟(d)包括：(d1)利用多晶硅填充所述P型溝槽和所述N型溝槽；(d2)平整化處理所述襯底后，在所述襯底上形成多晶硅層；(d3)光刻所述多晶硅層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質和N型雜質以形成第二P型有源區和第二N型有源區且同時形成P型接觸區和N型接觸區；(d4)去除光刻膠；(d5)利用濕法刻蝕去除所述P型接觸區和所述N型接觸區以外的所述多晶硅層。在上述實施例的基礎上，步驟(e)包括：(e1)在所述襯底上生成二氧化硅；(e2)利用退火工藝激活有源區中的雜質；(e3)在所述P型接觸區和所述N型接觸區光刻引線孔以形成引線；(e4)鈍化處理并光刻PAD以形成所述等離子pin二極管。由上可知，本專利技術實施例通過對GaAs基等離子pin二極管的P區與N區采用了基于刻蝕的深槽刻蝕的多晶硅鑲嵌工藝，該工藝能夠提供突變結pi與ni結，并且能夠有效地提高pi結、ni結的結深，使固態等離子體的濃度和分布的可控性增強。并且，由于GaAs材料具有高的載流子遷移率，故在I區可形成高的載流子濃度從而提高二極管的性能。另外，常規制作固態等離子pin二極管的P區與N區的制備工藝中，均采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現有工藝不兼容；而采用擴散工藝，雖結深較深，但同時P區與N區的面積較大，集成度低，摻雜濃度不均勻，影響固態等離子pin二極管的電學性能，導致固態等離子體濃度和分布的可控性差。通過以下參考附圖的詳細說明，本專利技術的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設計，而不是作為本專利技術的范圍的限定，這本文檔來自技高網...

【技術保護點】
一種用于可重構全息天線的GaAs基等離子pin二極管的制備方法，其特征在于，所述GaAs基等離子pin二極管用于制作可重構全息天線，所述可重構全息天線包括GeOI半導體基片(1)；制作在所述GeOI半導體基片(1)上的第一天線臂(2)和第二天線臂(3)和同軸饋線(4)，所述第一天線臂(2)和所述第二天線臂(3)包括分布在所述同軸饋線(4)兩側且等長的等離子pin二極管串，所述可重構全息天線還包括全息圓環(14)；所述全息圓環(14)包括多個等離子pin二極管串(w7)，所述制備方法包括步驟：(a)選取某一晶向的GeOI襯底，在GeOI襯底上淀積GaAs層并設置隔離區；(b)刻蝕所述襯底形成P型溝槽和N型溝槽，所述P型溝槽和所述N型溝槽的深度小于所述襯底的頂層GaAs的厚度；(c)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內壁形成氧化層；利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內壁的氧化層以完成所述P型溝槽和所述N型溝槽內壁的平整化；對所述P型溝槽和所述N型溝槽進行離子注入以形成所述第一P型有源區和所述第一N型有源區，所述第一N型有源區為沿離子擴散方向距所述N型溝槽側壁和底部深度小于1微米的區域，所述第一P型有源區為沿離子擴散方向距所述P型溝槽側壁和底部深度小于1微米的區域；(d)填充所述P型溝槽和所述N型溝槽，并采用離子注入在所述襯底的頂層GaAs內形成第二P型有源區和第二N型有源區；(e)在所述襯底上形成引線，以完成所述GaAs基等離子pin二極管的制備。...

【技術特征摘要】
1.一種用于可重構全息天線的GaAs基等離子pin二極管的制備方法，其特征在于，所述GaAs基等離子pin二極管用于制作可重構全息天線，所述可重構全息天線包括GeOI半導體基片(1)；制作在所述GeOI半導體基片(1)上的第一天線臂(2)和第二天線臂(3)和同軸饋線(4)，所述第一天線臂(2)和所述第二天線臂(3)包括分布在所述同軸饋線(4)兩側且等長的等離子pin二極管串，所述可重構全息天線還包括全息圓環(14)；所述全息圓環(14)包括多個等離子pin二極管串(w7)，所述制備方法包括步驟：(a)選取某一晶向的GeOI襯底，在GeOI襯底上淀積GaAs層并設置隔離區；(b)刻蝕所述襯底形成P型溝槽和N型溝槽，所述P型溝槽和所述N型溝槽的深度小于所述襯底的頂層GaAs的厚度；(c)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內壁形成氧化層；利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內壁的氧化層以完成所述P型溝槽和所述N型溝槽內壁的平整化；對所述P型溝槽和所述N型溝槽進行離子注入以形成所述第一P型有源區和所述第一N型有源區，所述第一N型有源區為沿離子擴散方向距所述N型溝槽側壁和底部深度小于1微米的區域，所述第一P型有源區為沿離子擴散方向距所述P型溝槽側壁和底部深度小于1微米的區域；(d)填充所述P型溝槽和所述N型溝槽，并采用離子注入在所述襯底的頂層GaAs內形成第二P型有源區和第二N型有源區；(e)在所述襯底上形成引線，以完成所述GaAs基等離子pin二極管的制備。2.如權利要求1所述的制備方法，其特征在于，所述全息圓環(14)由八段等長的等離子pin二極管串排列形成正八邊形結構，其中，所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同；或者，所述全息圓環(14)由多個等長的等離子pin二極管串構成并形成正多邊形結構，所述正多邊形的半徑為所述可重構全息天線接收或發送的電磁波波長的四分之三。3.如權利要求1所述的制備方法，其特征在于，所述可重構全息天線還包括制作于所述GeOI半導體基片(1)的直流偏置線(5、6、7、8、9、10、11、12)，所述直流偏置線(5、6、7、8、9、10、11、12)電連接于所述等離子pin二極管串及直流偏置電源之間。4.如權利要求1所述的制備方法，其特征在于，在GeOI襯底上淀積一層GaAs并設置隔離區，包括：(a1)在所述GeOI襯底表面利用MOCVD淀積GaAs層；(a2)在所述G...

【專利技術屬性】
技術研發人員：尹曉雪，張亮，
申請(專利權)人：西安科銳盛創新科技有限公司，
類型：發明
國別省市：陜西,61