寬接口存儲器時序控制電路和寬接口存儲器制造技術

一種寬接口存儲器時序控制電路和寬接口存儲器，寬接口存儲器時序控制電路包括：脈沖發生器、驅動電路、多個橫向時間追蹤電路以及復位控制單元，復位控制單元適于在當前級的橫向時間追蹤電路完成追蹤后，啟動后一級橫向時間追蹤電路開始追蹤，并同步對所述當前級的橫向時間追蹤電路開始復位。本發明專利技術的技術方案使得整個存儲陣列的追蹤操作和復位操作相互復用，提高了追蹤效率，進而提高了寬接口存儲器的速度。

Wide interface memory sequential control circuit and wide interface memory

A wide memory interface timing control circuit and a wide memory interface, wide memory interface timing control circuit comprises a pulse generator, drive circuit, a plurality of horizontal time tracking circuit and reset control unit, reset control unit is adapted in the transverse current level tracking circuit to complete the follow-up, after the start of a horizontal time tracking circuit tracking and synchronous horizontal time on the current level of the track circuit to reset. The technical proposal of the invention enables the tracking and reset operation of the memory array to be multiplexed with each other, thereby improving the tracking efficiency, and improving the speed of the wide interface memory.

【技術實現步驟摘要】
寬接口存儲器時序控制電路和寬接口存儲器
本專利技術涉及半導體集成電路的嵌入式存儲器
，尤其涉及一種寬接口存儲器時序控制電路和寬接口存儲器。
技術介紹
嵌入式存儲器是當前集成電路(IntegratedCircuit，IC)的關鍵模塊，是片上系統(System-on-Chip，SoC)的重要組成部分。嵌入式存儲器在功耗、速度穩定性和集成度等方面將對SoC的性能起到決定性的作用。與現在市場上其他類型的半導體存儲器相比，靜態隨機存取存儲器(StaticRandomAccessMemory，SRAM)具有低功耗和快速存儲數據的優點，在便攜式消費電子方面以及緩存等高端領域被廣泛應用。作為半導體存儲器，穩定地存儲數據是SRAM最重要的功能。在穩定性設計中，首先需要解決的是如何產生準確有效的時序控制信號。同時，為保持其相對其他存儲器的優勢，SRAM應具有更小的訪問時間，能夠更快的寫入和讀出數據。現有技術中，靜態存儲器直接和處理器里的計算單元相對接，需要具備與計算單元相差不大的速度。寬接口的存儲器相對于普通的存儲器，其存儲陣列更寬。圖1是現有技術一種存儲器時序控制電路結構示意圖。存儲陣列分為存儲陣列S0，存儲陣列S1和存儲陣列S2。脈沖信號發生器101對外部時鐘信號CK進行反應。外部時鐘信號CK的上升沿觸發脈沖觸發器101，產生高電平信號；高電平信號一方面產生打開列選擇器(YMUX)的信號YL0、YL1和YL2，另一方面經過反相器102、反相器103的傳輸，產生字線信號WL0，WL1和WL2；高電平信號經過反相器104、105、106、107、108、109以及反向單元110放電，產生位追蹤線信號DBL，追蹤陣列內位線信號，位追蹤線信號DBL使反相器111的輸出端置1，傳輸至脈沖觸發器101的復位端對脈沖觸發器101進行復位，同時打開靈敏放大器的使能信號SA0，SA0和SA1；脈沖觸發器101產生的低電平復位信號，一方面產生關閉列選擇器的信號YL0、YL1和YL2，同時經反相器102、103關閉字線信號WL0、WL1和WL2；復位信號經反相器104、105、106、107、108、109、110、111回到脈沖觸發器101，關閉靈敏放大器信號，結束一個完整的周期。但是，在寬接口存儲器中，由于存儲陣列更寬，橫向追蹤字線的過程在整個時序控制周期中會耗費很長的時間，導致寬接口存儲陣列的讀寫速度慢，降低了存儲陣列的操作效率。
技術實現思路
本專利技術解決的技術問題是如何提高寬接口存儲器的讀寫速度。為解決上述技術問題，本專利技術實施例提供一種寬接口存儲器時序控制電路，用于對存儲陣列進行時序控制，所述存儲陣列包括多個存儲陣列塊，每一存儲陣列塊都具有字線、位線和靈敏放大器控制線，所述寬接口存儲器時序控制電路包括：脈沖發生器、驅動電路以及多個橫向時間追蹤電路，其中，所述脈沖發生器的時鐘輸入端適于輸入時鐘信號，其輸出端耦接所述驅動電路；所述驅動電路耦接所述字線和所述位線；多個所述橫向時間追蹤電路適于分別追蹤多個所述存儲陣列塊的橫向時間，并在完成追蹤后驅動所述靈敏放大器控制線，所述橫向時間是所述驅動電路驅動所述字線的時間；，所述寬接口存儲器時序控制電路還包括：復位控制單元，適于在當前級的橫向時間追蹤電路完成追蹤后，啟動后一級橫向時間追蹤電路開始追蹤，并同步對所述當前級的橫向時間追蹤電路開始復位。可選的，所述復位控制單元在追蹤垂直時間完成后，啟動第一級橫向時間追蹤電路追蹤第一存儲陣列塊的橫向時間，所述垂直時間是譯碼使能所述位線的時間以及驅動所述位線的時間。可選的，所述驅動電路包括：垂直時間追蹤電路，其輸入端連接所述脈沖發生器的輸出端，所述垂直時間追蹤電路適于追蹤譯碼使能所述位線的時間。可選的，所述復位控制單元包括：反相單元、PMOS管、第一反相器、第二反相器和第三反相器；所述反相單元的輸入端連接所述垂直時間追蹤電路的輸出端，所述第一反相器的輸入端耦接所述第一級橫向時間追蹤電路的輸出端，所述第一反相器的輸出端耦接所述第一級橫向時間追蹤電路的輸入端；所述第二反相器的輸入端耦接所述第一級橫向時間追蹤電路的輸出端和所述脈沖發生器的復位端，所述第二反相器的輸出端耦接所述第一PMOS管的柵極；所述第一PMOS管的漏極接電源，所述第一PMOS管的源極耦接所述第三反相器的輸入端和所述反相單元的輸出端；所述第三反相器輸出端耦接所述第一級橫向時間追蹤電路的輸入端。可選的，所述反相單元包括第二PMOS管和NMOS管；所述第二PMOS管的柵極耦接所述垂直時間追蹤電路的輸出端，所述第二PMOS管的漏極耦接電源，所述第二PMOS管的源極作為所述反向單元的輸出端；所述NMOS管的柵極耦接所述第二PMOS管的柵極，所述NMOS管的源極耦接所述第二PMOS管的源極，所述NMOS管的漏極接地。可選的，所述第一級橫向時間追蹤電路包括：與非門和第四反相器；所述與非門的輸入端耦接所述第一反相器的輸出端和所述第三反相器的輸出端，所述與非門的輸出端耦接所述第四反相器的輸入端；所述第四反相器的輸出端作為所述第一級橫向時間追蹤電路的輸出端。可選的，所述第一級橫向時間追蹤電路之后的多個橫向時間追蹤電路包括：至少兩個級聯的反相器。可選的，所述驅動電路還包括多個級聯的位線譯碼使能電路，分別對多個所述存儲陣列塊的位線進行使能控制，其中，第一級位線譯碼使能電路包括至少兩個級聯的反相器；所述第一級位線譯碼使能電路之后的每一級位線譯碼使能電路包括：或非門和反相器，其中，所述或非門的第一輸入端耦接前一級位線使能電路的輸出端，所述或非門的第二輸入端耦接前一級橫向時間追蹤電路的輸出端，所述或非門的輸出端連接所述反相器的輸入端，所述反相器的輸出端作為所述位線使能電路的輸出端。可選的，所述垂直時間追蹤電路包括至少四個級聯的反相器：第五反相器、第六反相器、第七反相器和第八反相器；所述第五反相器的輸入端耦接所述脈沖發生器的輸出端，輸出端耦接所述第六反相器的輸入端；所述第六反相器的輸出端耦接所述第七反相器的輸入端和所述位線譯碼使能電路的輸入端；所述第七反相器的輸出端耦接所述第八反相器的輸入端；所述第八反相器的輸出端作為所述垂直追蹤電路的輸出端。為解決上述技術問題，本專利技術實施例還公開了一種寬接口存儲器，寬接口存儲器包括所述寬接口存儲器時序控制電路以及與其耦合的存儲陣列。可選的，所述存儲陣列塊包括至少兩個并聯的靈敏放大器控制線；所述靈敏放大器控制線耦接對應于所述存儲陣列塊的橫向時間追蹤電路的輸出端。與現有技術相比，本專利技術實施例的技術方案具有以下有益效果：本專利技術實施例的寬接口存儲器時序控制電路通過設置復位控制單元，可以在當前級的橫向時間追蹤電路完成追蹤后，啟動后一級橫向時間追蹤電路開始追蹤，并同步對所述當前級的橫向時間追蹤電路開始復位操作；從而使得整個存儲陣列在進行橫向時間追蹤的同時進行復位操作，不同橫向時間追蹤電路的追蹤操作和復位操作相互復用，提高了追蹤效率，進而提高了寬接口存儲器的速度。進一步，所述存儲陣列塊包括至少兩個并聯的靈敏放大器控制線；所述靈敏放大器控制線耦接當前級的橫向時間追蹤電路的輸出端，將同一塊存儲陣列字線的追蹤分為至少兩個部分，從而實現在一段追蹤完成后立即進行靈敏放大器的使能，本文檔來自技高網...

【技術保護點】
一種寬接口存儲器時序控制電路，用于對存儲陣列進行時序控制，所述存儲陣列包括多個存儲陣列塊，每一存儲陣列塊都具有字線、位線和靈敏放大器控制線，所述寬接口存儲器時序控制電路包括：脈沖發生器、驅動電路以及多個橫向時間追蹤電路，其中，所述脈沖發生器的時鐘輸入端適于輸入時鐘信號，其輸出端耦接所述驅動電路；所述驅動電路耦接所述字線和所述位線；多個所述橫向時間追蹤電路適于分別追蹤多個所述存儲陣列塊的橫向時間，并在完成追蹤后驅動所述靈敏放大器控制線，所述橫向時間是所述驅動電路驅動所述字線的時間；其特征在于，還包括：復位控制單元，適于在當前級的橫向時間追蹤電路完成追蹤后，啟動后一級橫向時間追蹤電路開始追蹤，并同步對所述當前級的橫向時間追蹤電路開始復位。

【技術特征摘要】
1.一種寬接口存儲器時序控制電路，用于對存儲陣列進行時序控制，所述存儲陣列包括多個存儲陣列塊，每一存儲陣列塊都具有字線、位線和靈敏放大器控制線，所述寬接口存儲器時序控制電路包括：脈沖發生器、驅動電路以及多個橫向時間追蹤電路，其中，所述脈沖發生器的時鐘輸入端適于輸入時鐘信號，其輸出端耦接所述驅動電路；所述驅動電路耦接所述字線和所述位線；多個所述橫向時間追蹤電路適于分別追蹤多個所述存儲陣列塊的橫向時間，并在完成追蹤后驅動所述靈敏放大器控制線，所述橫向時間是所述驅動電路驅動所述字線的時間；其特征在于，還包括：復位控制單元，適于在當前級的橫向時間追蹤電路完成追蹤后，啟動后一級橫向時間追蹤電路開始追蹤，并同步對所述當前級的橫向時間追蹤電路開始復位。2.根據權利要求1所述的寬接口存儲器時序控制電路，其特征在于，所述復位控制單元在追蹤垂直時間完成后，啟動第一級橫向時間追蹤電路追蹤第一存儲陣列塊的橫向時間，所述垂直時間是譯碼使能所述位線的時間以及驅動所述位線的時間。3.根據權利要求2所述的寬接口存儲器時序控制電路，其特征在于，所述驅動電路包括：垂直時間追蹤電路，其輸入端連接所述脈沖發生器的輸出端，所述垂直時間追蹤電路適于追蹤譯碼使能所述位線的時間。4.根據權利要求3所述的寬接口存儲器時序控制電路，其特征在于，所述復位控制單元包括：反相單元、第一PMOS管、第一反相器、第二反相器和第三反相器；所述反相單元的輸入端連接所述垂直時間追蹤電路的輸出端，所述第一反相器的輸入端耦接所述第一級橫向時間追蹤電路的輸出端，所述第一反相器的輸出端耦接所述第一級橫向時間追蹤電路的輸入端；所述第二反相器的輸入端耦接所述第一級橫向時間追蹤電路的輸出端和所述脈沖發生器的復位端，所述第二反相器的輸出端耦接所述第一PMOS管的柵極；所述第一PMOS管的漏極接電源，所述第一PMOS管的源極耦接所述第三反相器的輸入端和所述反相單元的輸出端；所述第三反相器輸出端耦接所述第一級橫向時間追蹤電路的輸入端。5.根據權利要求4所述的寬接口存儲器時序控制電路，其特征在于，所述反相單元包括第二PMOS管和NMOS管；所述第二PMOS管的柵極耦接所述垂直時間追蹤電路的輸出端，所...

【專利技術屬性】
技術研發人員：楊楊，
申請(專利權)人：展訊通信上海有限公司，
類型：發明
國別省市：上海,31