一種CPU總線轉智能卡總線的通信電路模塊制造技術

本發明專利技術涉及一種CPU總線轉智能卡總線的通信電路模塊，核心控制單元與CPU總線進行寫命令、讀狀態、寫數據、讀數據；存儲單元與CPU總線進行數據或命令的傳輸、存儲；分頻單元分別為核心控制單元與智能卡提供不同的時鐘；發送處理單元將存儲單元中的數據進行轉換與發送；接收處理單元接收與轉換數據并存儲于存儲單元，根據數據的對錯切換狀態機的狀態；插入檢測單元用于檢測是否有智能卡插入，電源控制單元為插入的智能卡提供電源。本發明專利技術能夠穩定且高效的進行工作，能夠滿足智能卡絕大多數的功能需要；使用VHDL語言進行設計，能夠方便的增加相關控制命令，調整數據空間長度，修改相應的狀態編碼等，而且操作簡單快捷。

【技術實現步驟摘要】

本專利技術涉及一種FPGA的通信接口電路，更具體地說，涉及一種CPU總線轉智能卡總線的通信電路模塊。
技術介紹
隨著通信技術的發展，越來越多的通信設備需要進行通信鑒權和加密，而智能卡成了通信上的便利而又安全可靠地通信設備載體，所以在設備中利用智能卡進行身份識別與數據加密實在是一種明智的選擇。但是現有的解決方案存在以下問題：1、使用外置芯片智能卡轉接芯片，但是價格較高、靈活性較差，并且需要熟悉很多操作指令；2、使用CPU內置的智能卡通信外設，但是不是用戶需要的所有CPU都能提供類似的接口；3、使用商用化的IP核，價格昂貴并且配置復雜，有時甚至超過產品的價格。
技術實現思路
本專利技術的目的在于克服現有技術的不足，提供一種靈活性高，性能穩定，高度可配置的CPU總線轉智能卡總線的通信電路模塊。本專利技術的技術方案如下：一種CPU總線轉智能卡總線的通信電路模塊，包括核心控制單元、存儲單元、分頻單元、電源控制單元、插入檢測單元、發送處理單元和接收處理單元；核心控制單元與CPU總線進行寫命令、讀狀態、寫數據、讀數據；存儲單元與CPU總線進行數據或命令的傳輸、存儲；分頻單元分別為核心控制單元與智能卡提供不同的時鐘；發送處理單元將存儲單元中的數據進行轉換與發送；接收處理單元接收與轉換數據并存儲于存儲單元，根據數據的對錯切換狀
態機的狀態；插入檢測單元用于檢測是否有智能卡插入，電源控制單元為插入的智能卡提供電源。作為優選，核心控制單元包括控制中心和命令解析控制單元，用于判斷CPU寫數據或命令，處理數據或命令的方式，標示智能卡實時的工作狀態，標示核心控制單元實時的工作狀態。作為優選，命令解析控制單元使用四種類型的地址：寫命令地址、讀狀態地址、寫數據地址、讀數據地址。作為優選，存儲模塊單元包括兩部分，一部分是存儲從CPU傳輸到智能卡的數據，另一部分是存儲從智能卡向CPU傳送的數據。作為優選，分頻單元發生多種時鐘，包括針對CPU端與核心控制單元的高速時鐘、針對智能卡的可配置時鐘；CPU端利用高速時鐘，將數據存放在存儲單元上；核心控制單元利用高速時鐘，解析相關命令并進行相應處理；在進行智能卡的時鐘輸出上使用可配置時鐘頻率，在智能卡數據傳輸上根據智能卡的時鐘輸出和相關分頻值進行配置。作為優選，電源控制單元產生用于智能卡的A類、B類、C類的對應電壓，在檢測到智能卡插入后進行電壓輸出，并且發送一個冷復位信號；在檢測到智能卡拔出后停止輸出電壓。作為優選，插入檢測單元設有一個管腳，用于與智能卡的卡槽進行連接，用于探測智能卡座上是否有智能卡存在，當有智能卡插入或者拔出時，卡槽上的管腳電平都會發生跳變；當插入檢測單元檢測到電平變化后，判斷分析插入或拔出，并向核心控制單元發送對應的控制信號，核心控制單元進行對應的激活或去激活操作。作為優選，發送處理單元用于處理數據幀的發送，將存儲單元中的并行數據按照預設的格式轉換為串行數據幀，并通過發送端口進行發送。作為優選，接收處理單元用于處理數據幀的接收，監視接收端信號，如果出現有效開始位，即進行數據接收，并將接收到的異步串行數據幀轉換為并行數據，存入存儲模塊中；同時檢查數據幀是否正確，如果不正確，則設置對應的狀態編碼，并切換狀態機的狀態。作為優選，通過VHDL語言在FPGA上進行設計實現。本專利技術的有益效果如下：本專利技術所述的CPU總線轉智能卡總線的通信電路模塊，能夠穩定且高效的進行工作，能夠滿足智能卡絕大多數的功能需要，包括智能卡上常用的命令和常用的協議等，可以在SIM，公交，電話等需要用到ISO7816接口的任意模塊和電路上進行使用；使用VHDL語言進行設計，能夠方便的增加相關控制命令，調整數據空間長度，修改相應的狀態編碼等，而且操作簡單快捷。附圖說明圖1是本專利技術的內部電路邏輯結構圖；圖2是本專利技術的控制流程圖；圖3是本專利技術的實施時的外部電路連接圖。具體實施方式以下結合附圖及實施例對本專利技術進行進一步的詳細說明。本專利技術為了解決現有技術存在的價格較高、靈活性較差、配置復雜等不足，提供一種CPU總線轉智能卡總線的通信電路模塊，通過VHDL語言在FPGA上進行設計實現，能夠完成插入檢測、激活與去激活、控制命令和數據傳輸等多種復雜性通信要求，如圖1所示，包括核心控制單元、存儲單元、分頻單元、電源控制單元、插入檢測單元、發送處理單元和接收處理單元；核心控制單元與CPU總線進行寫命令、讀狀態、寫數據、讀數據；存儲單元與CPU總線進行數據或命令的傳輸、存儲；分頻單元分別為核心控制單元與智能卡提供不同的時鐘；發送處理單元將存儲單元中的數據進行轉換與發送；接收處理單元接收與轉換數據并存儲于存儲單元，根據數據的對錯切換狀態機的狀態；插入檢測單元用于檢測是否有智能卡插入，電源控制單元為插入的智能卡提供電源。核心控制單元是系統的核心，用于判斷CPU寫數據或命令，處理數據或命令的方式，標示智能卡實時的工作狀態，標示核心控制單元實時的工作狀態。核心控制單元包括整個系統控制中心和命令解析控制單元。命令解析控制單元總共使用了四種類型的地址：寫命令地址是0x01，讀狀態地址是0x80，寫數據地址是0x02～0x7F，讀數據地址是0x81～0xFE，并且預
留四根地址線方便后期數據空間擴展。CPU寫數據或者命令到數據總線上，然后核心控制單元內部邏輯根據地址不同區別是命令還是數據，然后放置在存儲單元上還是直接進行解析，并進行內部邏輯的狀態切換；在狀態機切換的過程中，會在狀態地址上及時標示當前的工作狀態，便于CPU隨時讀取，并發送相應控制命令，狀態地址上提供智能卡的工作狀態和核心控制單元的工作狀態等多種工作狀態編碼，智能卡的工作狀態主要包括：空卡、激活失敗、復位應答(ATR)回復異常、初始化正常等狀態；核心控制單元的工作狀態主要包括：接收CPU數據完成、等待接收智能卡數據，等待CPU讀取等狀態。存儲模塊單元分為兩部分，一部分用于存儲從CPU端傳輸信號到智能卡模塊的數據，一部分用于存儲智能卡向CPU傳送的數據；其中，連接CPU寫端口的數據是利用異步總線進行控制傳輸的，而連接CPU讀端口處是使用高速時鐘進行控制傳輸的。分頻單元是系統的主要時鐘分配單元模塊，一方面需要兼顧CPU上的高速設備，一方面又需要考慮智能卡的低速率半雙工的通信，因此分頻單元發生多種時鐘，包括針對CPU端與核心控制單元的高速時鐘、針對智能卡的可配置時鐘；即分頻單元設有使用了多種時鐘進行匹配：一種是針對CPU端的高速時鐘，將數據存放在存儲單元模塊上，核心控制單元也利用這個高速時鐘，用于解析相關命令并進行相應處理；在進行智能卡的時鐘輸出上使用1～4MHz的可配置時鐘頻率，在智能卡數據傳輸上根據智能卡的時鐘輸出和相關分頻值進行配置。電源控制單元產生智能卡需要的A類(5V)、B類(3.3V)、C類(1.8V)的對應電壓，并在檢測到智能卡插入后進行電壓輸出，并且發送一個冷復位信號；在檢測到智能卡拔出后及時停止輸出電壓。插入檢測單元設有一個管腳，連接到智能卡的卡槽上，探測智能卡座上是否有智能卡存在，當有智能卡插入或者拔出時，卡槽上的管腳電平都會發生跳變，插入檢測單元檢測到電平變化之后，會進行判斷分析是插入還是拔出，并向核心控制單元發送對應的控制信號，核心控制單元進行對應的激本文檔來自技高網...

【技術保護點】
一種CPU總線轉智能卡總線的通信電路模塊，其特征在于，包括核心控制單元、存儲單元、分頻單元、電源控制單元、插入檢測單元、發送處理單元和接收處理單元；核心控制單元與CPU總線進行寫命令、讀狀態、寫數據、讀數據；存儲單元與CPU總線進行數據或命令的傳輸、存儲；分頻單元分別為核心控制單元與智能卡提供不同的時鐘；發送處理單元將存儲單元中的數據進行轉換與發送；接收處理單元接收與轉換數據并存儲于存儲單元，根據數據的對錯切換狀態機的狀態；插入檢測單元用于檢測是否有智能卡插入，電源控制單元為插入的智能卡提供電源。

【技術特征摘要】
1.一種CPU總線轉智能卡總線的通信電路模塊，其特征在于，包括核心控制單元、存儲單元、分頻單元、電源控制單元、插入檢測單元、發送處理單元和接收處理單元；核心控制單元與CPU總線進行寫命令、讀狀態、寫數據、讀數據；存儲單元與CPU總線進行數據或命令的傳輸、存儲；分頻單元分別為核心控制單元與智能卡提供不同的時鐘；發送處理單元將存儲單元中的數據進行轉換與發送；接收處理單元接收與轉換數據并存儲于存儲單元，根據數據的對錯切換狀態機的狀態；插入檢測單元用于檢測是否有智能卡插入，電源控制單元為插入的智能卡提供電源。2.根據權利要求1所述的CPU總線轉智能卡總線的通信電路模塊，其特征在于，核心控制單元包括控制中心和命令解析控制單元，用于判斷CPU寫數據或命令，處理數據或命令的方式，標示智能卡實時的工作狀態，標示核心控制單元實時的工作狀態。3.根據權利要求2所述的CPU總線轉智能卡總線的通信電路模塊，其特征在于，命令解析控制單元使用四種類型的地址：寫命令地址、讀狀態地址、寫數據地址、讀數據地址。4.根據權利要求1所述的CPU總線轉智能卡總線的通信電路模塊，其特征在于，存儲模塊單元包括兩部分，一部分是存儲從CPU傳輸到智能卡的數據，另一部分是存儲從智能卡向CPU傳送的數據。5.根據權利要求1所述的CPU總線轉智能卡總線的通信電路模塊，其特征在于，分頻單元發生多種時鐘，包括針對CPU端與核心控制單元的高速時鐘、針對智能卡的可配置時鐘；CPU端利用高速時鐘，將數據存放在存儲單元上；核心控制單元利用高速時鐘，解析...

【專利技術屬性】
技術研發人員：龐建，閆敏，
申請(專利權)人：廈門九華通信設備廠，
類型：發明
國別省市：福建;35