一種串口加載FPGA配置文件的電路制造技術(shù)

本發(fā)明專利技術(shù)涉及有源濾波產(chǎn)品內(nèi)部的串口加載FPGA配置文件的電路，提供一種串口加載FPGA配置文件的電路。包括單片機(jī)電路和FPGA電路；所述單片機(jī)電路與FPGA電路電連接；單片機(jī)電路包括5個(gè)電阻分別為R1、R7、R8、R9、R10;一個(gè)二位撥碼開(kāi)關(guān)U4、一個(gè)W25X16芯片U3和一個(gè)STM32F103RCT6芯片U1；所述FPGA電路包括一個(gè)FPGA芯片U2部分引腳，一個(gè)四位撥碼開(kāi)關(guān)U5和13個(gè)電阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18。該電路燒寫(xiě)方法靈活，方便后期產(chǎn)品的維護(hù)和升級(jí)。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及有源濾波產(chǎn)品內(nèi)部的串口加載FPGA配置文件的電路。
技術(shù)介紹
加載FPGA配置文件的電路是有源濾波產(chǎn)品中必不可少的一部分，它關(guān)系到有源濾波產(chǎn)品能否正常運(yùn)行。目前常用的加載FPGA配置文件的方法是通過(guò)FPGA的AS接口或者JTAG接口來(lái)配置FPGA，如圖1所示，它利用USB Blaster燒寫(xiě)器將配置文件從計(jì)算機(jī)中燒寫(xiě)到外部FLASH中，F(xiàn)PGA從外部FLASH中加載配置文件到FPGA內(nèi)部RAM中，過(guò)程中還需要與FPGA專用配置芯片，成本比較高。而且，目前該產(chǎn)品所在的環(huán)境比較嚴(yán)格，更新FPGA程序的方法對(duì)產(chǎn)品來(lái)說(shuō)愈發(fā)重要，由于常用的燒寫(xiě)方法需要USB Blaster燒寫(xiě)器，這就決定無(wú)法輕易地?cái)U(kuò)展燒寫(xiě)方法，需要一種擴(kuò)展性更多的FPGA配置文件的電路，其燒寫(xiě)方法靈活。
技術(shù)實(shí)現(xiàn)思路
1、所要解決的技術(shù)問(wèn)題：本專利技術(shù)的目的是提供一種串口加載FPGA配置文件的電路，該電路燒寫(xiě)方法靈活，方便后期產(chǎn)品的維護(hù)和升級(jí)。2、技術(shù)方案：本專利技術(shù)采用以下的技術(shù)方案：一種串口加載FPGA配置文件的電路，所述電路與計(jì)算機(jī)連接，所述電路包括單片機(jī)電路和FPGA電路；所述單片機(jī)電路與FPGA電路連接，所述單片機(jī)通過(guò)串口線與電腦連接。本專利技術(shù)中用串口線代替?zhèn)鹘y(tǒng)的USB Blaster燒寫(xiě)器直接與計(jì)算機(jī)的USB接口相連，不存在更新的困難，而且利用串口線的形式還可以連接藍(lán)牙或者其他遠(yuǎn)程通訊。其中，所述單片機(jī)電路包括5個(gè)電阻分別為R1、R7、R8、R9、R10;一個(gè)二位撥碼開(kāi)關(guān)U4、一個(gè)W25X16芯片U3和一個(gè)STM32F103RCT6芯片U1；STM32F103RCT6芯片U1的60號(hào)引腳接撥碼開(kāi)關(guān)U4的1號(hào)腳，STM32F103RCT6芯片U1的28號(hào)引腳接撥碼開(kāi)關(guān)U4的2號(hào)腳；電阻R7的一端接3.3V，電阻R7的另一端接撥碼開(kāi)關(guān)U4的2號(hào)角；電阻R8的一端接3.3V，電阻R8的另一端接撥碼開(kāi)關(guān)U4的1號(hào)角；電阻R9的一端接撥碼開(kāi)關(guān)U4的4號(hào)角，電阻R9的另一端接地；電阻R10的一端接撥碼開(kāi)關(guān)U4的3號(hào)角，電阻R10的另一端接地；W25X16芯片U3的1號(hào)腳接STM32F103RCT6芯片U1的16號(hào)腳；W25X16芯片U3的2號(hào)腳接STM32F103RCT6芯片U1的22號(hào)腳；W25X16芯片U3的3號(hào)腳接電源3.3V；W25X16芯片U3的4號(hào)腳接地；W25X16芯片U3的5號(hào)腳接STM32F103RCT6芯片U1的23號(hào)腳；W25X16芯片U3的6號(hào)腳接STM32F103RCT6芯片U1的21號(hào)腳；W25X16芯片U3的7號(hào)腳接電源3.3V；W25X16芯片U3的8號(hào)角接電源3.3V；電阻R1的一端接W25X16芯片U3的1號(hào)腳，另一端接電源3.3V。所述FPGA電路包括一個(gè)FPGA芯片U2部分引腳，一個(gè)四位撥碼開(kāi)關(guān)U5和13個(gè)電阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18；FPGA芯片U2的M17引腳接撥碼開(kāi)關(guān)U5的1號(hào)腳；FPGA芯片U2的L18引腳接撥碼開(kāi)關(guān)U5的2號(hào)腳；FPGA芯片U2的L17引腳接撥碼開(kāi)關(guān)U5的3號(hào)腳；FPGA芯片U2的K20引腳接撥碼開(kāi)關(guān)U5的4號(hào)腳；FPGA芯片U2的K1腳接STM32F103RCT6芯片U1的10號(hào)腳；電阻R2的一端接FPGA芯片U2的L3腳，另一端接地；電阻R3一端接FPGA芯片U2的K2腳，另一端接STM32F103RCT6芯片U1的9號(hào)腳；電阻R4的一端接FPGA芯片U2的M18腳和STM32F103RCT6芯片U1的17號(hào)腳，另一端接電源3.3V；電阻R5的一端接FPGA芯片U2的K5腳和STM32F103RCT6芯片U1的8號(hào)腳，另一端接電源3.3V；電阻R6的一端接FPGA芯片U2的K6腳和STM32F103RCT6芯片U1的20號(hào)腳，另一端接電源3.3V。3、有益效果：上述串口加載FPGA配置文件的電路，優(yōu)點(diǎn)是不依賴于FPGA燒寫(xiě)器，只需串口線就可以配置FPGA，為產(chǎn)品后期的維護(hù)和升級(jí)提供了便利，還可降低硬件成本，省去FPGA專用配置芯片的成本，而專用配置芯片容量小、價(jià)格貴。附圖說(shuō)明圖1是現(xiàn)有技術(shù)USB Blaster燒寫(xiě)器配置的FPGA的電路示意圖；圖2是本專利技術(shù)一種串口加載FPGA配置文件的電路結(jié)構(gòu)示意圖。具體實(shí)施方式如圖2所示，本專利技術(shù)公開(kāi)一種串口加載FPGA配置文件的電路，包括單片機(jī)電路Ⅰ和FPGA電路Ⅱ。電路包括1片單片機(jī)芯片，1片F(xiàn)PGA芯片，1片F(xiàn)LASH芯片，18個(gè)貼片電阻。單片機(jī)芯片U1為STM32F103RCT6，flash芯片U3為W25X16，U4為二位撥碼開(kāi)關(guān)，U5為四位撥碼開(kāi)關(guān)，電阻R7和R8為510Ω，電阻R1、R9和R10為10KΩ。單片機(jī)電路包括一個(gè)二位撥碼開(kāi)關(guān)、一個(gè)W25X16芯片和一個(gè)STM32F103RCT6芯片，5個(gè)電阻R1、R7、R8、R9、R10；芯片U1的60號(hào)引腳接撥碼開(kāi)關(guān)U4的1號(hào)腳，芯片U1的28號(hào)引腳接撥碼開(kāi)關(guān)U4的2號(hào)腳；電阻R7的一端接3.3V，電阻R7的另一端接撥碼開(kāi)關(guān)U4的2號(hào)角；電阻R8的一端接3.3V，電阻R8的另一端接撥碼開(kāi)關(guān)U4的1號(hào)角；電阻R9的一端接撥碼開(kāi)關(guān)U4的4號(hào)角，電阻R9的另一端接地；電阻R10的一端接撥碼開(kāi)關(guān)U4的3號(hào)角，電阻R10的另一端接地；芯片U3的1號(hào)腳接芯片U1的16號(hào)腳；芯片U3的2號(hào)腳接芯片U1的22號(hào)腳；芯片U3的3號(hào)腳接電源3.3V；芯片U3的4號(hào)腳接地；芯片U3的5號(hào)腳接芯片U1的23號(hào)腳；芯片U3的6號(hào)腳接芯片U1的21號(hào)腳；芯片U3的7號(hào)腳接電源3.3V；芯片U3的8號(hào)角接電源3.3V；電阻R1的一端接芯片U3的1號(hào)腳，另一端接電源3.3V。FPGA電路包括FPGA芯片部分引腳、1個(gè)四位撥碼開(kāi)關(guān)、13個(gè)電阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18；芯片U2的M17引腳接撥碼開(kāi)關(guān)U5的1號(hào)腳；芯片U2的L18引腳接撥碼開(kāi)關(guān)U5的2號(hào)腳；芯片U2的L17引腳接撥碼開(kāi)關(guān)U5的3號(hào)腳；芯片U2的K20引腳接撥碼開(kāi)關(guān)U5的4號(hào)腳；芯片U2的K1腳接芯片U1的10號(hào)腳；電阻R2的一端接芯片U2的L3腳，另一端接地；電阻R3一端接芯片U2的K2腳，另一端接芯片U1的9號(hào)腳；電阻R4的一端接芯片U2的M18腳和芯片U1的17號(hào)腳，另一端接電源3.3V；電阻R5的一端接芯片U2的K5腳和芯片U1的8號(hào)腳，另一端接電源3.3V；電阻R6的一端接芯片U2的K6腳和芯片U1的20號(hào)腳，另一端接電源3.3V。綜上所述，本專利技術(shù)將以往常用的USB Blaster燒寫(xiě)器配置FPGA的電路改為串口配置FPGA的電路，降低了成本，使產(chǎn)品后期的維護(hù)和升級(jí)更加方便。本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種串口加載FPGA配置文件的電路，所述電路與計(jì)算機(jī)相連接，其特征在于：包括單片機(jī)電路和FPGA電路；所述單片機(jī)電路與FPGA電路電連接，所述單片機(jī)通過(guò)串口線與計(jì)算機(jī)相連接。

【技術(shù)特征摘要】
1.一種串口加載FPGA配置文件的電路，所述電路與計(jì)算機(jī)相連接，其特征在于：包括單片機(jī)電路和FPGA電路；所述單片機(jī)電路與FPGA電路電連接，所述單片機(jī)通過(guò)串口線與計(jì)算機(jī)相連接。2.根據(jù)權(quán)利要求1所述的一種串口加載FPGA配置文件的電路，其特征在于：所述單片機(jī)電路包括5個(gè)電阻分別為R1、R7、R8、R9、R10;一個(gè)二位撥碼開(kāi)關(guān)U4、一個(gè)W25X16芯片U3和一個(gè)STM32F103RCT6芯片U1；STM32F103RCT6芯片U1的60號(hào)引腳接撥碼開(kāi)關(guān)U4的1號(hào)腳，STM32F103RCT6芯片U1的28號(hào)引腳接撥碼開(kāi)關(guān)U4的2號(hào)腳；電阻R7的一端接3.3V，電阻R7的另一端接撥碼開(kāi)關(guān)U4的2號(hào)角；電阻R8的一端接3.3V，電阻R8的另一端接撥碼開(kāi)關(guān)U4的1號(hào)角；電阻R9的一端接撥碼開(kāi)關(guān)U4的4號(hào)角，電阻R9的另一端接地；電阻R10的一端接撥碼開(kāi)關(guān)U4的3號(hào)角，電阻R10的另一端接地；W25X16芯片U3的1號(hào)腳接STM32F103RCT6芯片U1的16號(hào)腳；W25X16芯片U3的2號(hào)腳接STM32F103RCT6芯片U1的22號(hào)腳；W25X16芯片U3的3號(hào)腳接電源3.3V；W25X16芯片U3的4號(hào)腳接地；W25X16芯片U3的5號(hào)腳接STM32F103RCT6芯片U1的23號(hào)腳；W25X16芯片U3的6號(hào)腳接STM32F103RCT6芯片U...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：馬俊，劉明，張明，仇志凌，葛文海，
申請(qǐng)(專利權(quán))人：南京亞派科技股份有限公司，
類型：發(fā)明
國(guó)別省市：江蘇;32