溫馨提示：您尚未登錄，請點(diǎn) 登陸 后下載，如果您還沒有賬戶請點(diǎn) 注冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。
本發(fā)明公開了一種高占空比DDR2數(shù)字延遲鏈電路，包括數(shù)字延遲單元、寫操作時鐘數(shù)字延遲鏈和讀寫操作DQS數(shù)字延遲鏈。數(shù)字延遲單元由時鐘反相器和時鐘選擇器組成，寫操作時鐘數(shù)字延遲鏈和讀寫操作DQS數(shù)字延遲鏈由數(shù)字延遲單元串聯(lián)構(gòu)成。本發(fā)明采用全數(shù)...該專利屬于昆山慧凝微電子有限公司所有，僅供學(xué)習(xí)研究參考，未經(jīng)過昆山慧凝微電子有限公司授權(quán)不得商用。