溫馨提示：您尚未登錄，請(qǐng)點(diǎn) 登陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。
本發(fā)明提供了一種ＣＭＯＳ芯片的閂鎖效應(yīng)測(cè)試方法和系統(tǒng)，應(yīng)用于具有電源管腳、接地管腳、輸入管腳、輸出管腳及懸空焊墊的芯片，該方法可以包括：將待測(cè)芯片的電源管腳和輸入管腳上電；所述輸入管腳包括：時(shí)鐘管腳、重啟管腳、測(cè)試模式管腳，及其他處于輸入狀...該專利屬于北京中星微電子有限公司所有，僅供學(xué)習(xí)研究參考，未經(jīng)過北京中星微電子有限公司授權(quán)不得商用。