光電陣列器件平面化接地方法技術

本發明專利技術公開了一種光電陣列器件平面化接地方法，包括如下步驟：(1)在襯底上依次生長下接觸層、有源區和上接觸層；(2)通過光刻形成臺面圖案，陡直刻蝕出內部像素；(3)刻蝕出用于將下電極引至臺面以上的緩坡；(4)淀積金屬電極層；(5)淀積互聯金屬；(6)進行兩個芯片的倒裝互聯，形成電學連接。本發明專利技術通過在下接觸電極處形成緩坡臺面，將金屬沉積在緩坡上，從而將下接觸電極引至臺面上，實現正負電極位于同一平面上，有利于后續的倒裝互聯。

【技術實現步驟摘要】

本專利技術屬于半導體制造領域，涉及一種。
技術介紹
光電陣列器件與其對應的驅動/讀出電路的倒裝互聯技術目前已經被廣泛應用。一般來說，光電器件是雙端器件，包含一個正電極和一個負電極，兩個電極一般分別位于材料結構上的上接觸層和下接觸層處，兩者水平位置并不一致。另一方面，讀出/驅動電路是標準的CMOS電路，其所有引出pad都位于同一平面上。這就給倒裝互聯造成了困難。如圖1所示，現有的解決方法，一般是在光電陣列上分兩次沉積互聯金屬(如In等)。位于上接觸層上的金屬球較小，高度較低。而位于下接觸層上的金屬球較大，高度較高。從而兩者位于同一個高度上，能夠實現倒裝互聯。然而這種方法對工藝的控制和一致性要求較高，對倒裝焊的控制非常嚴格，從而造成成品率不高，成本上升。
技術實現思路
本專利技術所要解決的技術問題是提供一種，通過在下接觸電極處形成緩坡臺面，將金屬沉積在緩坡上，從而將下接觸電極引至臺面上，實現正負電極位于同一平面上，有利于后續的倒裝互聯。為了解決以上技術問題，本專利技術提供了一種，包括如下步驟: (I)在襯底上依次生長下接觸層、有源區和上接觸層；(2)通過光刻形成臺面圖案，陡直刻蝕出內部像素；(3)刻蝕出用于將下電極引至臺面以上的緩坡；(4)淀積金屬電極層；(5)淀積互聯金屬；(6)進行兩個芯片的倒裝互聯，形成電學連接。優選地，步驟(2)通過光刻形成臺面圖案，使用等離子體刻蝕，離子束刻蝕設備陡直刻蝕出內部像素。優選地，步驟(3)通過光刻形成臺面圖案，使用濕法腐蝕或特殊的等離子體刻蝕工藝刻蝕出用于將下電極引至臺面以上的緩坡。優選地，步驟(4)通過光刻形成電極圖案，并通過電子束蒸發、濺射或熱蒸發的方法形成內部像素上的上電極與接地像素上的下電極。進一步地，步驟(4)中內部像素上的上電極與接地像素上的下電極可以一次沉積，也可以分兩次分別沉積。更近一步地，步驟(4)中內部像素上的上電極僅局限于像素內部，而接地像素上的下電極覆蓋整個緩坡臺面，將下接觸層金屬引至臺面以上。優選地，步驟(6)使用倒裝焊機進行兩芯片之間的對準和平行化調節，并通過施加壓力和加熱完成兩個芯片的倒裝互聯。本專利技術的方法通過在下接觸電極處形成緩坡臺面，將金屬沉積在緩坡上，從而將下接觸電極引至臺面上，從而實現正負電極位于同一平面上，有利于后續的倒裝互聯。附圖說明下面結合附圖和具體實施方式對本專利技術作進一步詳細說明。圖1是現有在光電陣列上分兩次沉積互聯金屬的結構示意圖；圖2是本專利技術步驟(I)在襯底上依次生長下接觸層、有源區和上接觸層后的示意圖；圖3本專利技術步驟(2)陡直刻蝕出內部像素后的示意圖；圖4是本專利技術步驟(3)刻蝕出用于將下電極引至臺面以上的緩坡的示意圖；圖5是本專利技術步驟(4)淀積金屬電極層后的示意圖；圖6是本專利技術步驟(5)淀積互聯金屬后的示意圖；圖7是本專利技術步驟(6)進行兩個芯片的倒裝互聯，形成電學連接的示意圖；圖8是本專利技術方法的流程圖。圖中的附圖標記為: 具體實施方式 1、襯底；2、下接觸層；3、有源區；4、上接觸層；5、金屬電極層；6、CMOS驅動電路。如圖8所示，本專利技術提供了一種，包括如下步驟:(I)在襯底上依次生長下接觸層、有源區和上接觸層；(2)通過光刻形成臺面圖案，陡直刻蝕出內部像素；(3)刻蝕出用于將下電極引至臺面以上的緩坡；(4)淀積金屬電極層；(5)淀積互聯金屬；(6)進行兩個芯片的倒裝互聯，形成電學連接。如圖2至圖7所示，為本專利技術各步驟的示意圖。如圖2所示，第一步是外延材料的生長。使用MBE，MOCVD在襯底I上生長外延材料。外延材料一般包括下接觸層2，有源區3和上接觸層4等結構。如圖3所示，第二步是內部像素臺面陡直刻蝕。通過光刻形成臺面圖案，并使用離子體刻蝕(ICP)，離子束刻蝕(IBE)等設備陡直刻蝕出內部像素。這種方法的好處是易于控制，臺面陡峭，隔離性能好。如圖4所示，第三步是外部接地臺面緩坡刻蝕。通過光刻形成臺面圖案，并使用濕法腐蝕或特殊的ICP刻蝕工藝刻蝕出用于將下電極引至臺面以上的緩坡。如圖5所示，第四步是電極沉積。通過光刻形成電極圖案，并通過電子束蒸發、濺射、熱蒸發等方法形成金屬電極層5。內部像素上的上電極與接地像素上的下電極金屬可以一次沉積，也可以分兩次分別沉積。內部像素上的上電極僅局限于像素內部，而接地像素上的下電極覆蓋整個緩坡臺面，將下接觸層金屬引至臺面以上。緩坡結構是此步驟能夠成功的關鍵保障。如圖6所示，第五步是互聯金屬(如In)沉積。通過光刻形成互聯金屬圖案，并通過熱蒸發等方法淀積互聯金屬。如圖7所示，第六步是倒裝互聯。使用倒裝焊機進行兩芯片之間的對準和平行化調節，并通過施加一定的壓力和加熱完成兩個芯片的倒裝互聯，形成與CMOS驅動電路6的電學連接。 本專利技術的方法通過在下接觸電極處形成緩坡臺面，將金屬沉積在緩坡上，從而將下接觸電極引至臺面上，實現正 負 電極位于同一平面上，有利于后續的倒裝互聯。本文檔來自技高網...

【技術保護點】
一種光電陣列器件平面化接地方法，其特征在于，包括如下步驟：(1)在襯底上依次生長下接觸層、有源區和上接觸層；(2)通過光刻形成臺面圖案，陡直刻蝕出內部像素；(3)刻蝕出用于將下電極引至臺面以上的緩坡；(4)淀積金屬電極層；(5)淀積互聯金屬；(6)進行兩個芯片的倒裝互聯，形成電學連接。

【技術特征摘要】
1.一種光電陣列器件平面化接地方法，其特征在于，包括如下步驟: (1)在襯底上依次生長下接觸層、有源區和上接觸層； (2)通過光刻形成臺面圖案，陡直刻蝕出內部像素； (3)刻蝕出用于將下電極引至臺面以上的緩坡； (4)淀積金屬電極層； (5)淀積互聯金屬； (6)進行兩個芯片的倒裝互聯，形成電學連接。2.如權利要求1所述的光電陣列器件平面化接地方法，其特征在于，步驟(2)通過光刻形成臺面圖案，使用等離子體刻蝕，離子束刻蝕設備陡直刻蝕出內部像素。3.權利要求1述的光電陣列器件平面化接地方法，其特征在于，步驟(3)通過光刻形成臺面圖案，使用濕法腐蝕或特殊的等離子體刻蝕工藝刻蝕出用于將下電極引至臺面以上的緩坡。4.權利要...

【專利技術屬性】
技術研發人員：黃寓洋，塞萬·拉方波羅塞，劉惠春，
申請(專利權)人：無錫沃浦光電傳感科技有限公司，
類型：發明
國別省市：