內(nèi)存數(shù)據(jù)中監(jiān)督位快速生成方法技術

本發(fā)明專利技術提供一種內(nèi)存數(shù)據(jù)中監(jiān)督位快速生成方法，主要解決了現(xiàn)有內(nèi)存ECC技術中監(jiān)督位生成時間較長的問題。該內(nèi)存數(shù)據(jù)中監(jiān)督位快速生成方法由于在存入數(shù)據(jù)時，并不等待數(shù)據(jù)存儲完成后依賴全部數(shù)據(jù)生成監(jiān)督位，而是將存入數(shù)據(jù)進行割裂運算，減小每次的運算量，從整體上減少了最終監(jiān)督位生成的時間，同時也簡化了算法。

【技術實現(xiàn)步驟摘要】

本專利技術涉及一種用于在內(nèi)存存儲數(shù)據(jù)時錯誤檢查和糾正過程中監(jiān)督位的生成方法。
技術介紹
目前，內(nèi)存技術中多采用ECC(Error Correction Code糾錯碼)進行檢測和糾正出錯的數(shù)據(jù)。資料顯示有很多種算法可支持ECC，例如最常用的漢明碼(Hamming Code),8位(bit)數(shù)據(jù)需要4位監(jiān)督位(parity bit)，64位數(shù)據(jù)需要7位監(jiān)督位。可通過數(shù)據(jù)長度以及所需要檢測和糾正的位數(shù)選取合適的算法。對于不同的DDR結構(DDR1/2/3),典型的streaminandout數(shù)據(jù)讀寫預取數(shù)據(jù)長度有32位，64位，以及128位。一種合理的折中解決辦法可以對64位數(shù)據(jù)使用7位或者8位的監(jiān)督位(根據(jù)不同的ECC算法)，但現(xiàn)有監(jiān)督位的生成一般是等待64位數(shù)據(jù)存儲完成后統(tǒng)一進行計算，并生成監(jiān)督位，該方法耗時較長。
技術實現(xiàn)思路
本專利技術提供一種，主要解決了現(xiàn)有內(nèi)存ECC技術中監(jiān)督位生成時間較長的問題。本專利技術的具體技術解決方案如下:該包括以下步驟: I]從N位存儲數(shù)據(jù)中預取η位數(shù)據(jù)到寫入路徑，通過編碼規(guī)則生成臨時監(jiān)督位；其中，η ( N ；2]從剩余存儲數(shù)據(jù)中再取η位數(shù)據(jù)到寫入路徑，并與步驟I得到的監(jiān)督位通過編碼規(guī)則生成新的臨時監(jiān)督位；3]重復步驟2，直至最后η位數(shù)據(jù)與上一次得到的臨時監(jiān)督位通過編碼規(guī)則生成最終的監(jiān)督位；4]將N位存儲數(shù)據(jù)和最終的監(jiān)督位數(shù)據(jù)同時存入存儲器或?qū)位存儲數(shù)據(jù)和最終的監(jiān)督位數(shù)據(jù)分步存入存儲器，一般DDR中是最后一次性寫入。上述寫入的數(shù)據(jù)中若存在表征位，則在步驟3中將最后一次寫入路徑的數(shù)據(jù)、上一次得到的監(jiān)督位、加入的表征位通過編碼規(guī)則生成最終的監(jiān)督位后存儲；所述表征是用于表征是否存在數(shù)據(jù)屏蔽的數(shù)據(jù)位；其中表征位只判斷是否有DM發(fā)生，不參與監(jiān)督位的編碼產(chǎn)生，直接寫入。上述N可以被η整除，且η彡Ν/2。上述Ν=64，η=4、8、16、32 ;或#128，η=4、16、32、64 ;或料2，η=4、16。上述監(jiān)督位為7位或8位。上述每8位數(shù)據(jù)寫入路徑的時間為一個時鐘周期或半個時鐘周期。本專利技術的優(yōu)點在于:該由于在存入數(shù)據(jù)時，并不等待數(shù)據(jù)存儲完成后依賴全部數(shù)據(jù)生成監(jiān)督位，而是將存入數(shù)據(jù)進行割裂運算，減小每次的運算量，從整體上減少了最終監(jiān)督位生成的時間，同時也簡化了算法。附圖說明圖1為本專利技術實施例原理圖；圖2為本專利技術實施例流程圖。具體實施例方式以下結合附圖及實施例對本專利技術進行詳述:本專利技術的原理是:在寫入時的編碼過程中，利用順序?qū)懭霑r的時間去做編碼工作。以DDR264位的寫入過程為例，見圖1，圖1包含了兩次連續(xù)的寫入過程，每次64位:在每Tck/2或者每Tck的時間內(nèi)，每被預取到寫入路徑的8位數(shù)據(jù)能根據(jù)編碼規(guī)則產(chǎn)生出7位或者8位的臨時監(jiān)督位P7’…PO’，如圖2所示，具體的編碼邏輯由所選取的ECC算法決定。最后一級的結果就是對所有64位數(shù)據(jù)編碼后得到的監(jiān)督位。如果需要在第65位數(shù)據(jù)存儲DM(數(shù)據(jù)屏蔽)的信息，可在最后一級時加上。通過本專利技術提供的監(jiān)督位快速生成方法，不再需要一次從64位數(shù)據(jù)生成7位監(jiān)督位，只需要每次從8位數(shù)據(jù)生成7位臨時監(jiān)督位，這使得編碼邏輯得到了簡化和加快。除此之外，還能利用多出來的等待數(shù)據(jù)的Tck/2時間進行編碼操作，更有效的利用了寫入過程。以Hamming (71，64) code為例，64位數(shù)據(jù)產(chǎn)生7位監(jiān)督位，多出來的第8位可用作DM信息。根據(jù)Hamming(71，64)code，其中一位監(jiān)督位Pl的產(chǎn)生可用64位數(shù)據(jù)中的35位用異或的方法產(chǎn)生:Pl =bit<l> @ bit<2> @ bit<4> bit<5> ...... bit<57> bit<58> bit<60> θ bit<62> @ bit<64> @: XOR 異或。因此需要6級兩位異或操作，35 — 18 — 9 — 5 — 3 — 2—1。其它6位監(jiān)督位的產(chǎn)生類似。利用本專利技術提供的方法，在最后8位數(shù)據(jù)bit〈64:57>產(chǎn)生的時候，由bit〈56:1>產(chǎn)生的臨時監(jiān)督位ΡΓ已經(jīng)同時產(chǎn)生好，在最后一級只需要Pl= bit<57> bit<58> bit<60> bit<62> bit<64> PI， 在這級只需要3級兩位異或操作，6 — 3 — 2 — 1。其它監(jiān)督位類似。相比之前的方法，監(jiān)督位Pl的產(chǎn)生節(jié)約了 50%的時間。對于不同的ECC算法，這個時間也會有所不同。權利要求1.一種，其特征在于，包括以下步驟: 1]從N位存儲數(shù)據(jù)中預取η位數(shù)據(jù)到寫入路徑，通過編碼規(guī)則生成臨時監(jiān)督位；其中，n ^ N ； 2]從剩余存儲數(shù)據(jù)中再取η位數(shù)據(jù)到寫入路徑，并與步驟I得到的監(jiān)督位通過編碼規(guī)則生成新的臨時監(jiān)督位； 3]重復步驟2，直至最后η位數(shù)據(jù)與上一次得到的臨時監(jiān)督位通過編碼規(guī)則生成最終的監(jiān)督位； 4]將N位存儲數(shù)據(jù)和最終的監(jiān)督位數(shù)據(jù)同時存入存儲器或?qū)位存儲數(shù)據(jù)和最終的監(jiān)督位數(shù)據(jù)分步存入存儲器，一般DDR中是最后一次性寫入。2.根據(jù)權利要求1所述的監(jiān)督位快速生成方法，其特征在于:所述寫入的數(shù)據(jù)中若存在表征位，則在步驟3中將最后一次寫入路徑的數(shù)據(jù)、上一次得到的監(jiān)督位、加入的表征位通過編碼規(guī)則生成最終的監(jiān)督位后存儲；所述表征是用于表征是否存在數(shù)據(jù)屏蔽的數(shù)據(jù)位；其中表征位只判斷是否有DM發(fā)生，不參與監(jiān)督位的編碼產(chǎn)生，直接寫入。3.根據(jù)權利要求1或2所述的監(jiān)督位快速生成方法，其特征在于:所述N可以被η整除，且η≤Ν/2。4.根據(jù)權利要求1或2所述的監(jiān)督位快速生成方法，其特征在于:所述Ν=64，η=4、8、16,32 ;或#128，η=4、16、32、64 ;或料2，η=4、16。5.根據(jù)權利要求3 所述的監(jiān)督位快速生成方法，其特征在于:所述監(jiān)督位為7位或8位。6.根據(jù)權利要求1或2所述的監(jiān)督位快速生成方法，其特征在于:所述每η位數(shù)據(jù)寫入路徑的時間為一個時鐘周期或半個時鐘周期。全文摘要本專利技術提供一種，主要解決了現(xiàn)有內(nèi)存ECC技術中監(jiān)督位生成時間較長的問題。該由于在存入數(shù)據(jù)時，并不等待數(shù)據(jù)存儲完成后依賴全部數(shù)據(jù)生成監(jiān)督位，而是將存入數(shù)據(jù)進行割裂運算，減小每次的運算量，從整體上減少了最終監(jiān)督位生成的時間，同時也簡化了算法。文檔編號G06F11/10GK103197986SQ20131008881公開日2013年7月10日 申請日期2013年3月19日 優(yōu)先權日2013年3月19日專利技術者亞歷山大 申請人:西安華芯半導體有限公司本文檔來自技高網(wǎng)...

【技術保護點】
一種內(nèi)存數(shù)據(jù)中監(jiān)督位快速生成方法，其特征在于，包括以下步驟：1]從N位存儲數(shù)據(jù)中預取n位數(shù)據(jù)到寫入路徑，通過編碼規(guī)則生成臨時監(jiān)督位；其中，n≤N；2]從剩余存儲數(shù)據(jù)中再取n位數(shù)據(jù)到寫入路徑，并與步驟1得到的監(jiān)督位通過編碼規(guī)則生成新的臨時監(jiān)督位；3]重復步驟2，直至最后n位數(shù)據(jù)與上一次得到的臨時監(jiān)督位通過編碼規(guī)則生成最終的監(jiān)督位；4]將N位存儲數(shù)據(jù)和最終的監(jiān)督位數(shù)據(jù)同時存入存儲器或?qū)位存儲數(shù)據(jù)和最終的監(jiān)督位數(shù)據(jù)分步存入存儲器，一般DDR中是最后一次性寫入。

【技術特征摘要】

【專利技術屬性】
技術研發(fā)人員：亞歷山大，
申請(專利權)人：西安華芯半導體有限公司，
類型：發(fā)明
國別省市：