優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器制造技術

本實用新型專利技術公開了一種優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器，包括E型磁芯、第一I型磁芯以及用于增大差模漏電感的第二I型磁芯，兩個相同結構的共模繞組單元，共模繞組單元對稱設置在第二I型磁芯的兩側。本實用新型專利技術在研究了元件集成化的特點及其之間的各種耦合作用基礎上，通過優化集成EMI濾波器接地繞組布局，從而以更小結構復雜度及加工難度有效消除了共模電感的等效并聯電容。通過反向耦合、正向耦合及雙向耦合方式的高頻性能對比，得出了雙向耦合接地繞組結構能最大程度提升共模噪聲的高頻抑制能力的結論，同時引入等效電路對設計過程進行了定量分析，并利用精確的場仿真軟件對濾波效果進行了模擬，完成了集成EMI濾波器的加工及測試。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及濾波器的
，特別涉及高性能、高集成度，能夠滿足小型、寬帶、集成工藝的設計要求、能應用到電力電子系統中的EMI濾波器。
技術介紹
隨著功率半導體器件的工作頻率不斷提高，電力電子設備向著高密度、小型化的方向發展，由其引起的電磁干擾對周邊設備的影響開始倍受關注。傳統濾波器采用分立元件實現，然而，用分立元件實現的EMI濾波器存在一些問題。首先，由于分立無源器件存在不可避免的寄生參數，比如共模扼流圈的等效并聯電容(Equivalent Parallel Capacitance,EPC)以及電容的等效串聯電感(Equivalent SeriesInductance, ESL)，有效的濾波頻段通常只限制在幾兆赫茲的范圍內。其次，由于濾波器布局設計導致的寄生效應將進一步影響高頻段的性能，因此需要豐富的設計經驗。再次，分立元件EMI濾波器包含較多的元件數目，它們需要分別制作因此在功能和結構上是分離的，這就要求較多的材料類型及制作時間。最后，不同的元件有不同的類型、原件值、尺寸和外形，同時需要提供較大的連接線空間，因此空間利用率較低。為了提高高頻特性、減小物理尺寸、降低生產成本并達到結構、功能及制作過程的一體化，提出了平面集成EMI濾波器用于節省加工成本及時間。因此對于集成EMI濾波器的研究具有重要意義。當EMI濾波器工作在高頻時，寄生參數成為影響濾波性能的重要因素。由于每個支路存在各自的諧振頻率以及元件間的耦合效應，濾波器的高頻性能將變差，表現為濾波器的插入損耗減小，在傳導干擾考慮的150kHz-30MHz范圍內不能正常工作。因此，開展集成EMI濾波器寄生參數的提取，以及消除這些寄生參數，對設計高性能的濾波器，減小電子設備中的傳導干擾具有重要意義。
技術實現思路
本技術的目的在于克服現有技術的缺點與不足，提供一種可以有效消除共模電感的等效并聯電容的EMI濾波器。為了達到上述目的，本技術采用以下技術方案:本技術為通過優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器，包括E型磁芯、第一 I型磁芯以及用于增大差模漏電感的第二 I型磁芯，還包括兩個相同結構的共模繞組單元，所述共模繞組單元對稱設置在第二 I型磁芯的兩側，所述共模繞組單元共分為五層，從上至下依次是上層共模電感導體層，低介電常數絕緣層，下層共模電感導體層，高介電常數電介質層，以及接地導體層。優選的，所述上層共模電感導體層、下層共模電感導體層、以及接地導體層均采用銅質螺旋繞組形式。優選的，繞組相鄰兩線圈間距一般最小加工精度為0.5mm，但考慮到面積限制，間距亦不宜過大。優選的，所述上層共模電感導體層、下層共模電感導體層通過通孔與內部連接。優選的，所述低介電常數絕緣層為介電常數3.6的kapton薄膜。優選的，所述低介電常數電介質層的厚度應在考慮空間限制前提下盡量大如0.05mmo優選的，所述高介電常數電介質層應考慮空間及共模電容大小限制如相對介電常數為84的陶瓷基片。優選的，所述高介電常數電介質層厚度應考慮空間及共模電容大小限制如為0.15mm0優選的，每個共模繞組單元的厚度為0.3_，導體寬度為1.2_。優選的，共模繞組單元上下層的導體與磁芯之間用低介電常數介質kapton填充。本技術相對于現有技術具有如下的優點及效果:1、本技術在研究了元件集成化的特點及其之間的各種耦合作用基礎上，通過優化集成EMI濾波器接地繞組布局，從而以更簡單的結構，更小的復雜度及加工難度，有效消除了共模電感的等效并聯電容。2、本技術通過對接地繞組與電感繞組間三種耦合方式:反向耦合、正向耦合及雙向耦合方式的高頻性能對比，得出了雙向耦合接地繞組結構能最大程度提升共模噪聲的高頻抑制能力的結論，同時引入等效電路對設計過程進行了定量分析，并利用精確的場仿真軟件對濾波效果進行了模擬，完成了集成EMI濾波器的加工及測試。3、本技術與已有開關電源集成EMI濾波器寄生電容消除技術的嵌入接地導體層的方法相比較，具有更少的導體層數，從而可以降低生產成本及加工時間，適用于開關電源的噪聲抑制。附圖說明圖1是集成EMI濾波器的總體結構示意圖。圖2是傳統的集成EMI濾波器的左半對稱截面示意圖。圖3是共模繞組單元的各層的詳細分解示意圖。圖4a是傳統的集成EMI濾波器中共模繞組單元的上層電感導體平面示意圖。圖4b是傳統的集成EMI濾波器中共模繞組單元的下層電感導體平面示意圖。圖4c是傳統的集成EMI濾波器中共模繞組單元的接地導體平面示意圖。圖5是共模電感繞組寄生電容消除的等效電路形式的原理說明。圖6a是反向耦合接地繞組的平面示意圖。圖6b是正向耦合接地繞組的平面示意圖。圖6c是雙向耦合接地繞組的平面示意圖。圖7a是采用反向耦合接地繞組的集成EMI濾波器的左半對稱截面示意圖。圖7b是采用正向耦合接地繞組的集成EMI濾波器的左半對稱截面示意圖。圖7c是采用雙向耦合接地繞組的集成EMI濾波器的左半對稱截面示意圖。圖8是分別采用三種接地繞組結構的仿真插入損耗曲線。圖9是在EMI噪聲仿真中使用的電路示意圖。圖10是初始共模噪聲電平曲線及本技術所涉采用雙向耦合接地繞組的集成EMI濾波器的共模噪聲電平曲線。具體實施方式下面結合實施例及附圖對本技術作進一步詳細的描述，但本技術的實施方式不限于此。實施例圖1 (a)為傳統集成EMI濾波器的總體結構示意圖，包括為E型磁芯1，第一 I型磁芯2，規格為E+PLT38-3E5，初始相對磁導率為10000，用于增大差模漏電感的第二 I型磁芯3，由FPC材料制成，初始相對磁導率為9，還包括為兩個相同的共模繞組單元4、5，在差模第二 I型磁芯兩側對稱放置。考慮到整個濾波器正視截面為左右對稱結構，圖2給出了左半對稱橫截面的示意圖。其中共模繞組單元4、5共分為五層，依次為上層共模電感導體層6，低介電常數絕緣層9，下層共模電感導體層7，高介電常數電介質層10，接地導體層8，所有導體層均采用銅質螺旋繞組形式。低介電常數絕緣層9為相對介電常數為3.6的kapton薄膜，厚度為0.05mm。高介電常數電介質層10為相對介電常數為84的陶瓷基片，厚度為0.15_，其與兩側導體形成的電容用以提供高頻時與地面間的低阻抗路徑，同時需要注意的是，考慮到安全因素，流過地面的電流大小通常需要限定在一定范圍內，這也是設計是需要考慮的重要問題。出于功率限制的考慮，上層共模電感導體層6，下層共模電感導體層7厚度均為0.3mm,導體寬度為1.2mm,相鄰兩圈間距為0.5mm,上下共模電感導體層通過通孔于內部連接，多層螺旋電感有利于在有限的面積內實現足夠大的電感值；接地導體層8厚度為0.1mm。共模繞組單元上下層的導體與磁芯之間同樣用低介電常數介質kapton填充。圖4a、圖4b、圖4c分別為共模繞組單元所涉三個導體繞組平面布局，其中，第一端口 11為輸入，第三端口 13為輸出，第六端口 16不做任何處理，接地繞組接地端口為第五端口 15 ;第二端口 12與第四端口 14通過通孔連接，形成雙層螺旋結構。為了說明通過優化接地繞組布局以消除共模電感寄生電容的原理，圖5給出了對應的簡化等效電路，其中忽略了導體損耗及非理想耦合的影響，由于本技術采用了高磁導率平面磁芯及本文檔來自技高網...

【技術保護點】
一種優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器，包括E型磁芯、第一I型磁芯以及用于增大差模漏電感的第二I型磁芯，其特征在于，還包括兩個相同結構的共模繞組單元，所述共模繞組單元對稱設置在第二I型磁芯的兩側，所述共模繞組單元共分為五層，從上至下依次是上層共模電感導體層，低介電常數絕緣層，下層共模電感導體層，高介電常數電介質層，以及接地導體層。

【技術特征摘要】
1.一種優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器，包括E型磁芯、第一I型磁芯以及用于增大差模漏電感的第二 I型磁芯，其特征在于，還包括兩個相同結構的共模繞組單元，所述共模繞組單元對稱設置在第二 I型磁芯的兩側，所述共模繞組單元共分為五層，從上至下依次是上層共模電感導體層，低介電常數絕緣層，下層共模電感導體層，高介電常數電介質層，以及接地導體層。2.根據權利要求1所述的優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器，其特征在于，所述上層共模電感導體層、下層共模電感導體層、以及接地導體層均采用銅質螺旋繞組形式。3.根據權利要求2所述的優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器，其特征在于，銅質螺旋繞組相鄰兩線圈間距最小加工精度為0.5mm。4.根據權利要求1或2所述的優化接地繞組布局以提高噪聲抑制性能的集成EMI濾波器，其特征在于，所述上層共模電感導體層、下層共模電感導體層通過通孔于內部連接。5.根據權利要求1所述的優化接地繞組布局以提高噪聲抑...

【專利技術屬性】
技術研發人員：黃惠芬，葉茂，
申請(專利權)人：華南理工大學，
類型：實用新型
國別省市：