金屬互連結構的制作方法技術

本發明專利技術提供一種金屬互連結構的制作方法，包括：在形成有半導體元件的半導體襯底上形成相互分離的多晶硅柱，多晶硅柱在半導體襯底上非均勻排布；在形成有多晶硅柱的半導體襯底上淀積層間介質層，對層間介質層進行拋光直至多晶硅柱的表面露出；去除多晶硅柱，以形成與半導體元件相連通的孔；在形成有孔的半導體襯底上淀積金屬層，以填充孔；對金屬層進行拋光直至層間介質層的表面露出，以形成金屬互連結構中的導電柱塞。由上述制作方法獲得的金屬互連結構中導電柱塞的高度較為一致，使金屬互連結構的表面電阻較為一致，使整個半導體集成電路的電學性能提高。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，特別是涉及一種。
技術介紹
半導體制作工藝中常規的包括:在形成有半導體元件的半導體襯底上淀積層間介質層；利用化學機械拋光(Chemical Mechanical Polishing)工藝對層間介質層進行平坦化處理即拋光；在平坦化處理后的層間介質層中形成多個相互分離的孔，多個孔的排布形成圖形；淀積金屬層以使其填充層間介質層中的孔；最后利用化學機械拋光工藝對金屬層進行平坦化處理。當上述層間介質層中具有不同圖形密度的圖形(即，層間介質層中的孔非均勻排布)時，由于圖形密度(pattern density)效應等因素的影響,利用化學機械拋光工藝對金屬層進行平坦化后，硅片上圖形密度較小(相鄰孔之間的間距較大，這里的間距是指相鄰孔之間的層間介質層的寬度)的區域的高度會高于圖形密度較大(相鄰孔之間的間距較小)的區域的高度，以致整個硅片表面不平整(topography)。所謂圖形密度效應是指:由于層間介質層中孔(多個孔排布形成圖形)的填充金屬具有較高的拋光速率(拋光速率與待拋光物質的硬度成反比)，孔周圍的層間介質層具有較低的拋光速率，因此，圖形密度較大的圖形所在區域的拋光速率大于圖形密度較小的圖形所在區域的拋光速率，以致圖形密度較大的圖形所在區域的拋光厚度大于圖形密度較小的圖形所在區域的拋光厚度。下面結合圖1及圖2來詳細說明現有存在的問題。如圖1所示，在形成有半導體元件的半導體襯底I上淀積氮化硅層2，在氮化硅層2上淀積層間介質層3，利用化學機械拋光工藝對層間介質層3進行平坦化處理。對層間介質層3進行刻蝕以在層間介質層3上形成多個相互分離的孔(用于形成金屬互連結構中的導電柱塞6)，多個孔在層間介質層3中非排布，多個孔排布形成圖形。如圖1及圖2中所示，半導體襯底I左側上的孔之間具有較大的間距(即，該區域的圖形密度小)，定義半導體襯底I左側上的孔排布形成第一圖形，半導體襯底I右側上的孔之間具有較小的間距(即，該區域的圖形密度大)，定義半導體襯底I右側上的孔排布形成第二圖形。在層間介質層3及孔的底部及其側壁上淀積阻擋金屬層4，在阻擋金屬層4上淀積金屬層5，第一圖形、第二圖形中的孔被金屬層5填充。如圖2所示，對金屬層5、阻擋金屬層4進行化學機械拋光處理直至層間介質層3露出，以形成導電柱塞6。由于金屬的拋光速率大于層間介質層的拋光速率，且半導體襯底I左側上的孔之間具有較大的間距，半導體襯底I右側上的孔之間具有較小的間距，第一圖形的圖形密度比第二圖形的圖形密度小，即第一圖形所在區域中金屬所占的比例較小，第二圖形所在區域中金屬所占的比例較大，因此第一圖形所在區域的拋光速率比第二圖形所在區域的拋光速率慢，使對第一圖形所在區域進行拋光時，第一圖形所在區域中的層間介質層3充當拋光阻擋層，在對第二圖形所在區域進行拋光時會產生過拋光，以致第一圖形所在區域的高度高于第二圖形所在區域的高度，即第一圖形所在區域及第二圖形所在區域中導電柱塞6的高度不一致，從而導致金屬互連結構中表面電阻不一致，影響整個半導體集成電路的電學性能。
技術實現思路
本專利技術的目的是提供一種，在對金屬互連結構進行拋光處理的過程中，它能避免或減緩金屬互連結構中由于圖形密度變化引起的拋光不均勻等一系列問題，并改善硅片表面的平整度及整個半導體集成電路的電學性能。為實現上述目的，本專利技術提供一種，所述金屬互連結構包括導電柱塞，本方法包括以下步驟:提供形成有半導體元件的半導體襯底；在半導體襯底上的待形成所述導電柱塞的區域形成多晶硅柱；在形成有所述多晶硅柱的半導體襯底上淀積層間介質層，所述層間介質層覆蓋所述多晶娃柱的表面；對所述層間介質層進行拋光直至所述多晶硅柱的表面露出；去除所述多晶硅柱，以在所述層間介質層中形成與所述半導體元件相連通的孔；在形成有所述孔的半導體襯底上淀積金屬層，以填充所述孔；對所述金屬層進行拋光直至所述層間介質層的表面露出，以形成金屬互連結構中的導電柱塞?？蛇x的，所述多晶硅柱的形成方法如下:在所述形成有半導體元件的半導體襯底上淀積多晶硅層；對所述多晶硅層進行拋光直至其表面平坦；在所述多晶硅層上形成圖形化光刻膠，對沒有被圖形化光刻膠覆蓋的多晶硅層進行刻蝕以形成所述多晶硅柱。可選的，在所述淀積多晶硅層前，在所述半導體襯底上淀積阻擋層。可選的，在所述淀積金屬層前，在所述層間介質層、所述孔的底部及其側壁上形成阻擋金屬層?？蛇x的，對所述層間介質層進行拋光直至所述多晶硅柱的表面露出的步驟中，所述拋光工藝為化學機械拋光工藝，其磨料為氧化鈰磨料或氧化硅磨料?？蛇x的，對所述層間介質層進行拋光直至所述多晶硅柱的表面露出的步驟中，所述拋光工藝為固結磨料研磨與拋光工藝?？蛇x的，對所述層間介質層進行拋光直至所述多晶硅柱的表面露出的步驟中，所述層間介質層與所述多晶硅的拋光速率之比大于10?？蛇x的，對所述金屬層進行拋光直至所述層間介質層的表面露出的步驟中，所述拋光工藝為化學機械拋光工藝，其磨料為氧化鋁磨料或氧化硅磨料?？蛇x的，對所述金屬層進行拋光直至所述層間介質層的表面露出的步驟中，所述拋光工藝為電化學機械拋光工藝?？蛇x的，對所述金屬層進行拋光直至所述層間介質層的表面露出的步驟中，所述金屬層與所述層間介質層的拋光速率之比大于10。與現有相比，本專利技術在層間介質層中形成用以形成導電柱塞的孔之前，先在待形成導電柱塞的區域形成多晶硅柱，然后淀積層間介質層，對層間介質層進行拋光并控制層間介質層與多晶硅之間具有較大的拋光速率之比，當多晶硅柱非均勻排布時，間距(相鄰多晶硅柱之間的間距)較大的多晶硅柱所在區域的拋光速率大于間距較小的多晶硅柱所在區域的拋光速率，以致間距較大的多晶硅柱所在區域的拋光厚度大于間距較小的多晶硅柱所在區域的拋光厚度，而后續在對金屬層進行拋光時，間距較大的多晶硅柱所在區域的拋光厚度小于間距較小的多晶硅柱所在區域的拋光厚度。因此兩次拋光處理之后，半導體襯底上不同區域的拋光厚度之和不存在或存在較小的拋光厚度斷差，從而使金屬互連結構中表面電阻較為一致，使整個半導體集成電路的電學性能提高。附圖說明圖1、圖2是現有金屬互連結構制作過程中形成的金屬互連結構剖視圖。圖3是本專利技術金屬互連結構制作方法的實施例中金屬互連結構的制作流程圖。圖4至圖8是圖3所示金屬互連結構制作流程中形成的金屬互連結構剖視圖。具體實施例方式本專利技術的目的是提供一種，在對金屬互連結構進行拋光處理的過程中，它能避免或減緩金屬互連結構中由于圖形密度變化引起的拋光不均勻等一系列問題，并改善硅片表面的平整度及整個半導體集成電路的電學性能。本實施例是在半導體襯底上形成半導體元件，然后在形成有半導體元件的半導體襯底上形成，其制作流程如圖3所示:Sll.在形成有半導體元件的半導體襯底上形成相互分離的多晶硅柱，多晶硅柱在半導體襯底上非均勻排布。S12.在形成有多晶硅柱的半導體襯底上淀積層間介質層，對層間介質層進行拋光直至多晶硅柱的表面露出。S13.去除多晶硅柱，以形成與半導體元件相連通的孔。S14.在形成有孔的半導體襯底上淀積金屬層，以填充孔。S15.對金屬層進行拋光直至層間介質層的表面露出，以形成金屬互連結構中的導電柱塞。圖4至圖8是圖3所示制作方法在制作金屬互連結構過程中形成的剖視圖，為使本專利技術的上述目的、特征和優點本文檔來自技高網...

【技術保護點】
一種金屬互連結構的制作方法，其特征在于，所述金屬互連結構包括導電柱塞，所述方法包括以下步驟：提供形成有半導體元件的半導體襯底；在半導體襯底上的待形成所述導電柱塞的區域形成多晶硅柱；在形成有所述多晶硅柱的半導體襯底上淀積層間介質層，所述層間介質層覆蓋所述多晶硅柱的表面；對所述層間介質層進行拋光直至所述多晶硅柱的表面露出；去除所述多晶硅柱，以在所述層間介質層中形成與所述半導體元件相連通的孔；在形成有所述孔的半導體襯底上淀積金屬層，以填充所述孔；對所述金屬層進行拋光直至所述層間介質層的表面露出，以形成金屬互連結構中的導電柱塞。

【技術特征摘要】

【專利技術屬性】
技術研發人員：陳楓，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：