處理器系統(tǒng)及嵌入式計(jì)算機(jī)系統(tǒng)技術(shù)方案

本實(shí)用新型專利技術(shù)涉及處理器系統(tǒng)及嵌入式計(jì)算機(jī)系統(tǒng)，其中，一種處理器系統(tǒng)，包括一控制器及與該控制器連接的一TPM芯片、多個(gè)處理器、多個(gè)與處理器一一對(duì)應(yīng)的緩存器；TPM芯片存有密鑰、加密算法和解密算法；緩存器用于緩存關(guān)聯(lián)于與其對(duì)應(yīng)的處理器的數(shù)據(jù)，其中包括需要加密、解密的數(shù)據(jù)；控制器控制和協(xié)調(diào)TPM芯片、處理器、緩存器的工作。本處理器系統(tǒng)能獨(dú)立進(jìn)行加解密，運(yùn)用于嵌入式計(jì)算機(jī)系統(tǒng)時(shí)，能提高嵌入式計(jì)算機(jī)系統(tǒng)的信息安全性能。（*該技術(shù)在2022年保護(hù)過(guò)期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

處理器系統(tǒng)及嵌入式計(jì)算機(jī)系統(tǒng)
本技術(shù)涉及電子設(shè)備領(lǐng)域，尤其涉及一種處理器系統(tǒng)及使用該處理器系統(tǒng)的嵌入式計(jì)算機(jī)系統(tǒng)。
技術(shù)介紹
目前，如圖1所示，嵌入式計(jì)算機(jī)系統(tǒng)一般包括I/O線，I/O線上連有FLASH存儲(chǔ)器和至少一個(gè)處理器，F(xiàn)LASH存儲(chǔ)器用于燒寫嵌入式系統(tǒng)程序和應(yīng)用程序，處理器用于運(yùn)行嵌入式系統(tǒng)程序和應(yīng)用程序，根據(jù)該系統(tǒng)的不同應(yīng)用，I/O線還包括用于連接其他設(shè)備。隨著嵌入式技術(shù)的快速發(fā)展和大規(guī)模的應(yīng)用，不僅是在傳統(tǒng)的計(jì)算機(jī)系統(tǒng)中，嵌入式計(jì)算機(jī)系統(tǒng)的信息安全問(wèn)題也愈發(fā)重要；在某些安全敏感領(lǐng)域，信息安全已經(jīng)成為嵌入式計(jì)算機(jī)系統(tǒng)的最重要技術(shù)指標(biāo)。雖然目前用于嵌入式計(jì)算機(jī)系統(tǒng)的嵌入式系統(tǒng)程序(例如:嵌入式可配置安全操作系統(tǒng)eCOS)具備了初級(jí)的保證信息安全的能力，可以利用設(shè)置FALSH內(nèi)的密鑰及加解密算法對(duì)嵌入式計(jì)算機(jī)系統(tǒng)對(duì)外的數(shù)據(jù)進(jìn)行保密傳輸，但是這種基于純軟件的安全保護(hù)手段存在很多漏洞。為了提高嵌入式計(jì)算機(jī)系統(tǒng)的信息安全性能，本申請(qǐng)人做本申請(qǐng)的設(shè)計(jì)。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)要解決的第一個(gè)技術(shù)問(wèn)題是提供一種具有獨(dú)立加解密功能的處理器系統(tǒng)，其用在嵌入式計(jì)算機(jī)系統(tǒng)中，能很好地提高嵌入式計(jì)算機(jī)系統(tǒng)的信息安全性能。上述技術(shù)問(wèn)題通過(guò)以下技術(shù)方案實(shí)現(xiàn):—種處理器系統(tǒng)，其特征在于，包括一控制器及與該控制器連接的一 TPM芯片、多個(gè)處理器、多個(gè)與處理器一一對(duì)應(yīng)的緩存器；TPM芯片存有密鑰、加密算法和解密算法；緩存器用于緩存關(guān)聯(lián)于與其對(duì)應(yīng)的處理器的數(shù)據(jù)，其中包括需要加密、解密的數(shù)據(jù)；控制器控制和協(xié)調(diào)TPM芯片、處理器、緩存器的工作。所述處理器的數(shù)量和所述緩存器的數(shù)量均為四個(gè)。所述處理器為SPARC處理器。由上述技術(shù)方案可見，本處理器系統(tǒng)設(shè)置TPM芯片以獨(dú)立進(jìn)行加解密，設(shè)置與處理器的數(shù)量對(duì)應(yīng)的緩存器以便于TPM芯片的快速讀取及各處理器的快速并行運(yùn)行，多個(gè)處理器共用一 TPM芯片可以大大降低功耗和產(chǎn)品體積以利于產(chǎn)品的推廣使用。本處理器系統(tǒng)運(yùn)用于嵌入式計(jì)算機(jī)系統(tǒng)時(shí)，能提高嵌入式計(jì)算機(jī)系統(tǒng)的信息安全性能。本技術(shù)要解決的第二個(gè)技術(shù)問(wèn)題是提供一種具有較高的信息安全性能的嵌入式計(jì)算機(jī)系統(tǒng)。上述技術(shù)問(wèn)題通過(guò)以下技術(shù)方案實(shí)現(xiàn):一種嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于，包括I/O線、FLASH存儲(chǔ)器和處理器系統(tǒng)，處理器系統(tǒng)包括一控制器及與該控制器連接的一 TPM芯片、多個(gè)處理器、多個(gè)與處理器一一對(duì)應(yīng)的緩存器；TPM芯片存有密鑰、加密算法和解密算法；緩存器用于緩存關(guān)聯(lián)于與其對(duì)應(yīng)的處理器的數(shù)據(jù)，其中包括需要加密、解密的數(shù)據(jù)；控制器控制和協(xié)調(diào)TPM芯片、處理器、緩存器的工作；所述I/O線連接所述FLASH存儲(chǔ)器和所述多個(gè)緩存器。所述處理器數(shù)量和所述緩存器的數(shù)量均為四個(gè)。所述處理器為SPARC處理器。由上述技術(shù)方案可見，本嵌入式計(jì)算機(jī)系統(tǒng)設(shè)置TMP芯片并將將數(shù)據(jù)的加密、解密工作由TPM芯片來(lái)完成，結(jié)合了軟件和硬件來(lái)實(shí)現(xiàn)提高系統(tǒng)的信息安全性能。附圖說(shuō)明圖1為
技術(shù)介紹
中嵌入式計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)示意圖；圖2為本技術(shù)的處理器系統(tǒng)的結(jié)構(gòu)示意圖；圖3為本技術(shù)的嵌入式計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)示意圖。具體實(shí)施方式如圖2所示，本技術(shù)提供的一種處理器系統(tǒng)，包括一控制器及與該控制器連接的處理器101、處理器102、處理器103、處理器104、緩存器201、緩存器202、緩存器203、緩存器204和TPM芯片；控制器控制和協(xié)調(diào)處理器101、處理器102、處理器103、處理器104、緩存器201、緩存器202、緩存器203、緩存器204和TPM芯片的工作；緩存器201、緩存器202、緩存器203、緩存器204對(duì)應(yīng)地緩存分別關(guān)聯(lián)于處理器101、處理器102、處理器103、處理器104的數(shù)據(jù)，其中包括需要加密、 解密的數(shù)據(jù)；TPM芯片中存有密鑰和加解密算法，用于完成本處理器系統(tǒng)中對(duì)數(shù)據(jù)需要進(jìn)行解密和加密的任務(wù)。上述緩存器201、緩存器202、緩存器203、緩存器204的設(shè)計(jì)，有兩原因及兩作用:一是由于數(shù)據(jù)的加密和解密的工作由TPM芯片來(lái)完成，緩存數(shù)據(jù)以便于TPM芯片迅速讀取數(shù)據(jù)；二是由于存在多個(gè)可以并行運(yùn)行的處理器，對(duì)應(yīng)緩存與各處理器分別相關(guān)的數(shù)據(jù)以便于各處理器快速地進(jìn)行并行處理。上述處理器系統(tǒng)在生產(chǎn)中通常是集成成一個(gè)獨(dú)立的芯片，因此在上述處理器系統(tǒng)中，四個(gè)處理器共用一個(gè)TPM芯片而不對(duì)應(yīng)每個(gè)處理器對(duì)應(yīng)設(shè)置一個(gè)TPM芯片，是為了降低產(chǎn)品體積和產(chǎn)品功耗。上述處理器系統(tǒng)是綜合了安全、速度、體積、生產(chǎn)工藝、成本、功耗各方面而做的最佳設(shè)計(jì)。上述處理器系統(tǒng)可以用于但不限于嵌入式計(jì)算機(jī)系統(tǒng)；如圖3所示，設(shè)有上述處理器系統(tǒng)的嵌入式計(jì)算機(jī)系統(tǒng)包括I/o線、FLASH存儲(chǔ)器和上述處理器系統(tǒng)，I/O線連接FLASH存儲(chǔ)器和上述處理器系統(tǒng)的第一緩存器、第二緩存器、第三緩存器、第四緩存器；FLASH存儲(chǔ)器用于燒寫嵌入式系統(tǒng)程序和應(yīng)用程序，I/O線可以根據(jù)不同任務(wù)需要連接相應(yīng)的I/O設(shè)備。本嵌入式計(jì)算機(jī)系統(tǒng)使用了上述處理器系統(tǒng)，將數(shù)據(jù)的加密、解密工作由TPM芯片來(lái)完成，結(jié)合了軟件和硬件來(lái)實(shí)現(xiàn)提高系統(tǒng)的信息安全性能。在此簡(jiǎn)單地描述上述嵌入式計(jì)算機(jī)系統(tǒng)的一些應(yīng)用，例如，嵌入式計(jì)算機(jī)系統(tǒng)通過(guò)I/o線連接有一個(gè)U盤，需要讀取U盤已經(jīng)加密的某數(shù)據(jù)進(jìn)行計(jì)算后并需要將結(jié)果加密再寫回U盤，假如此任務(wù)由處理器101來(lái)完成，那么U盤某數(shù)據(jù)會(huì)被讀取到緩存器201中，控制器通知TPM芯片，TPM芯片將所述某數(shù)據(jù)從緩存器201中讀取并進(jìn)行解密，解密后的某數(shù)據(jù)寫入緩存器201，控制器通知處理器101，處理器101將解密后的所述某數(shù)據(jù)從緩存器201中讀取并進(jìn)行計(jì)算，將結(jié)果寫到緩存器201中，然后控制器通知TPM芯片，TPM芯片對(duì)結(jié)果進(jìn)行加密后給寫到緩存器201，然后處理器101將結(jié)果寫入U(xiǎn)盤中。本技術(shù)不局限于上述實(shí)施例，例如，上述處理器系統(tǒng)的處理器不限于四個(gè)的多個(gè)；因此，基于上述實(shí)施例的、未做出創(chuàng)造性勞動(dòng)的簡(jiǎn)單替換，應(yīng)當(dāng)屬于本技術(shù)揭露的范圍。本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種處理器系統(tǒng)，其特征在于，包括一控制器及與該控制器連接的一TPM芯片、多個(gè)處理器、多個(gè)與處理器一一對(duì)應(yīng)的緩存器；TPM芯片存有密鑰、加密算法和解密算法；緩存器用于緩存關(guān)聯(lián)于與其對(duì)應(yīng)的處理器的數(shù)據(jù)，其中包括需要加密、解密的數(shù)據(jù)；控制器控制和協(xié)調(diào)TPM芯片、處理器、緩存器的工作。

【技術(shù)特征摘要】
1.一種處理器系統(tǒng)，其特征在于，包括一控制器及與該控制器連接的一 TPM芯片、多個(gè)處理器、多個(gè)與處理器一一對(duì)應(yīng)的緩存器；TPM芯片存有密鑰、加密算法和解密算法；緩存器用于緩存關(guān)聯(lián)于與其對(duì)應(yīng)的處理器的數(shù)據(jù)，其中包括需要加密、解密的數(shù)據(jù)；控制器控制和協(xié)調(diào)TPM芯片、處理器、緩存器的工作。2.根據(jù)權(quán)利要求1所述的處理器系統(tǒng)，其特征在于，所述處理器的數(shù)量和所述緩存器的數(shù)量均為四個(gè)。3.根據(jù)權(quán)利要求1或2所述的處理器系統(tǒng)，其特征在于，所述處理器為SPARC處理器。4.一種嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于，包括I/O線、FLA...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：顏軍，季振洲，吳昊，黃小虎，唐芳福，董文岳，
申請(qǐng)(專利權(quán))人：珠海歐比特控制工程股份有限公司， 哈爾濱工業(yè)大學(xué)，
類型：新型
國(guó)別省市：廣東;44