超結型溝槽功率MOSFET器件的制造制造技術

本發明專利技術描述了用于制造超結型溝槽功率MOSFET(金屬氧化物半導體場效應晶體管)器件的方法。超結中的p型摻雜物柱與n型摻雜物的第一柱通過第一氧化物柱隔離開，并與n型摻雜的第二柱通過第二氧化物柱隔離開。在n溝道器件中，用于FET的柵極元件優選地位于p型摻雜物柱的上方，而在p溝道器件中，用于FET的柵極元件優選地位于n型摻雜物柱的上方。

【技術實現步驟摘要】
【國外來華專利技術】方法
根據本專利技術的實施方式總的來說涉及半導體器件的制造。
技術介紹
為了節約能量，減少例如在直流(DC)到直流轉換器中所使用的晶體管中的功率損耗尤為重要。在金屬氧化物半導體場效應晶體管(MOSFET)器件中，尤其是在已知作為功率MOSFET的一類MOSFET中，能夠通過減小器件的接通電阻(Rdson)來減小功率損耗。擊穿電壓指示出器件在反向電壓條件下的耐擊穿能力。由于擊穿電壓與Rdson成反比關系，所以當Rdson減小時會產生不利影響。為了解決這一問題，引入了超結型(SJ)功率M0SFET，其包括位于器件有源區以下的交替的P型區和η型區。SJ功率MOSFET中交替的P型區和η型區理想地處于電荷平衡(Qp = Qn)狀態，從而這些區在反向電壓條件下相互耗盡，因此使器件能夠更好地耐擊穿。
技術實現思路
雖然傳統的SJ功率MOSFET提供了例如上述的優點，但其仍有改進的空間。例如，在傳統的SJ溝槽功率MOSFET器件中，形成超結的P型柱和η型柱可能會在制造期間被加熱時發生相互擴散，這樣的擴散將會減小擊穿電壓。另外，P型柱是浮置的從而這些柱中的載流子無法快速移動，因此通常認為傳統的SJ溝槽功率MOSFET器件不適于用在高速電路中。而且，在傳統的SJ溝槽功率MOSFET器件中，有源器件的密度受到每個溝槽柵極的布置的限制；例如在傳統的η溝道器件中，溝槽柵極被放置在兩個P型柱之間(即，柵極被放置在一個η型柱之上)。如上所述，SJ溝槽功率MOSFET器件包括超結，超結具有交替的P型摻雜物柱和η型摻雜物柱。在根據本專利技術的一個實施例中，在用于η溝道器件的超結的形成過程中，形成一個P型摻雜物柱，在P型摻雜物柱的相對兩側上沉積氧化物層或氧化物柱，并且與氧化物柱相鄰地形成η型摻雜物柱；在用于P溝道器件的超結的形成過程中，形成一個η型摻雜物柱，在η型摻雜物柱的相對兩側上沉積氧化物層或氧化物柱，并且與氧化物柱相鄰地形成P型摻雜物柱。因此，超結所包括的一種摻雜物類型的柱在其一側通過第一氧化物柱(或層)與另一種摻雜物類型的第一柱隔離，而在其另一側通過第二氧化物柱(或層)與該另一種摻雜物類型的第二柱隔離。氧化物層阻止了在制造期間對器件加熱時相鄰的η型柱和P型柱發生相互擴散。因此，氧化物層能夠防止制造過程對擊穿電壓產生不利影響。在另一個實施例中，在η溝道器件的形成過程中，使源極金屬與超結中的P型柱電短路，從而能夠在所得的體二極管從導通切換到截止時快速地掃清P型柱中的載流子；在口溝道器件中，使超結中的η型柱抬高并使其與源極短路，以實現類似的優點。因此，具有該特征的SJ溝槽功率MOSFET更適用于高速電路中。在另一個實施例中，在η溝道器件中，形成一個超結并在該超結上形成一個用于FET的柵極元件(例如，溝槽柵極)，以使得該柵極元件位于超結中P型摻雜物區的上方而不是位于η型摻雜物柱之上。通過將柵極與P型柱排成一列，能夠減小η型柱的寬度。在P溝道器件中，使用于FET的柵極元件位于超結中η型摻雜物柱的上方而不是位于P型摻雜物柱之上，從而能夠減小P型柱的寬度。因此，能夠將溝槽柵極放置得更為靠近，從而增加單元密度，其效果是進一步減小SJ溝槽功率MOSFET器件的接通電阻(Rdson)。在本領域技術人員參閱各個附圖來閱讀了以下詳細說明書之后將會認識到本專利技術的上述這些以及其它的目的和優點。附圖說明說明書附圖作為說明書的一部分示出了本專利技術的示例實施例，并且與以下具體實施方式的描述一道用來解釋本專利技術的原理。在附圖和說明書的通篇中用相似的數字表示相似的組成元素。圖1和圖2是示出根據本專利技術實施例的半導體器件的組成元素的截面圖。圖3Α、圖3Β和圖3C示出了根據本專利技術實施例用于制造半導體器件的過程的流程圖。圖4、圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22、圖23、圖24和圖25是示出了根據本專利技術實施例在半導體器件的制造中所選階段的截面圖。圖26是示出根據本專利技術另一實施例的半導體器件的組成元素的截面圖。具體實施例方式在以下對本專利技術的詳細描述中闡明了多個特定細節以期提供對本專利技術的透徹理解。然而本領域技術人員應該意識到在不具有這些特定細節或是具有這些特定細節的等同物的情況下也可以實現本專利技術。另外，未詳細描述公知的方法、生產過程、組件以及電路是為了避免不必要地模糊了本專利技術的實質方面。以下詳細描述的一些部分是根據制造半導體器件的生產過程、邏輯模塊、處理以及操作的其它象征性表示法來進行表述的。這些描述和表示法具有半導體制造領域的技術人員常用的含義，從而最為有效地將他們工作的實質內容傳達給該領域的其它技術人員。在本申請中，生產過程、邏輯模塊、處理等被構思為用來導出期望結果的自相容的步驟或指令順序。這些步驟需要一定物理量的物理操作。然而應當明確的是所有這些術語以及類似術語將與適當的物理量有關，并且僅僅是應用于這些物理量的簡便標注。除非有特別說明，否則如以下所討論的內容能夠明確的是，在本申請通篇中利用諸如“形成”、“執行”、“生產”、“沉積”、“刻蝕”等之類的術語所進行的討論應被認為是指半導體器件制造的行為和處理(例如，圖3Α、圖3Β和圖3C的流程圖300)。附圖并非按比例繪制，而僅僅在圖中示出了部分結構以及形成這些結構的各個層。另外，可連同本文所討論的處理和步驟一同來執行各制造處理和步驟，也就是說，在本文所示出和描述的步驟之前、之間和/或之后可能還有多個處理步驟。重要的是，根據本專利技術的實施例能夠連同這些另外的處理和步驟(可能是傳統的處理和步驟)一起實現而不會對這些另外的處理和步驟產生顯著的干擾。一般來說，根據本專利技術的實施例能夠替代一部分傳統處理而不會對前后的處理和步驟有顯著地影響。如本文所使用的字母“η”是指η型摻雜物，而字母“P”是指P型摻雜物。加號“ + ”或減號分別用于表示相對較高的摻雜物濃度和相對較低的摻雜物濃度。本文中以公認的方式使用術語“溝道”。也就是電流在FET內的移動是在溝道中從源極連接移動到漏極連接。溝道可由η型半導體材料或P型半導體材料制成；因此，FET被指定為η溝道器件或P溝道器件。圖1至圖25是以η溝道器件為例進行描述的，具體來說是η溝道超結型M0SFET，但本專利技術的實施例并不限于此。也就是說，本文所描述的各特征可被用于后文所描述的圖26示出的P溝道器件。圖1至圖25所討論的內容能夠通過將η型摻雜物和材料替換為相應的P型摻雜物和材料而被容易地對應到P溝道器件，反之亦然。圖1是示出根據本專利技術一個實施例的半導體器件100 (例如，η溝道SJ溝槽功率MOSFET器件)的組成元素的截面圖。器件100包括η+漏極層或襯底104的底表面上的漏電極102。P-漂移區或P型柱106以及η-漂移區或η型柱108位于襯底104上方且相互交替。交替的P型(P-)柱106和η型(η_)柱108形成通常所說的超結。重要的是，P型摻雜物的柱106與η型摻雜物的相鄰柱108通過隔離層或隔離柱110 (例如電介質或氧化物的層/柱)彼此隔離。如下所述，隔離層110阻止了在制造期間對結構加熱時η型柱108和P型柱106發生相互擴散。因此，隔離層110能夠防止擊穿電壓受到制造處理的不利影響。同樣重要的本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】2009.08.27 US 12/549,1901.一種用于制造超結型溝槽功率金屬氧化物半導體場效應晶體管(MOSFET)器件的方法，所述超結型溝槽功率金屬氧化物半導體場效應晶體管器件具有第一型摻雜物的溝道，所述方法包括: 形成第二型摻雜物的柱； 在所述第二型摻雜物的柱的相對兩側上沉積氧化物層，以形成第一氧化物柱和第二氧化物柱； 與所述第一氧化物柱相鄰地形成所述第一型摻雜物的第一柱，并且與所述第二氧化物柱相鄰地形成所述第一型摻雜物的第二柱，所述第二型摻雜物的柱與所述第一型摻雜物的第一柱和所述第一型摻雜物的第二柱通過所述第一氧化物柱和所述第二氧化物柱隔離開；以及 在所述第一型摻雜物的第一柱與所述第一型摻雜物的第二柱之間并且在所述第二型摻雜物的柱的上方形成用于場效應晶體管的柵極元件。2.根據權利要求1的方法，還包括在形成所述柵極元件之前將氧化物層沉積在所述第二型摻雜物的柱的上方，從而將所述第二型摻雜物的柱與所述柵極元件隔離開。3.根據權利要求1的方法，其中如果所述第一型摻雜物包括η型摻雜物，則所述第二型摻雜物包括P型摻雜物，并且其中如果所述第一型摻雜物包括P型摻雜物，則所述第二型摻雜物包括η型摻雜物。4.根據權利要求1的方法，還包括: 沉積源極金屬的層；以及 形成將所述第二型摻雜物的柱與所述源極金屬的層電短路的電連接。5.根據權利要求4的方法，還包括: 在沉積所述源極金屬的層之前，在所述柵極元件與相鄰的柵極元件之間形成溝槽；以及 沉積所述源極金屬以填充所述溝槽。6.根據權利要求5的方法，還包括在所述柵極元件與所述溝槽之間形成所述第二型摻雜物的體區和所述第一型摻雜物的源極區。7.根據權利要求5的方法，其中所述溝槽與所述第一型摻雜物的第一柱的縱軸排成一列。8.根據權利要求7的方法，還包括在所述溝槽與所述第一型摻雜物的第一柱之間注入所述第二型摻雜物的區。9.一種用于形成具有第一型摻雜物的溝道的半導體器件的方法，所述方法包括: 在所述第一型摻雜物的襯底上形成超結型結構，所述超結型結構包括布置在所述第一型摻雜物的柱形第一區與所述第一型摻雜物的柱形第二區之間的第二型摻雜物的柱形區，其中所述第二型摻雜物的柱形區與所述第一型摻雜物的柱形第一區通過第一隔離層隔離開，并且與所述第一型摻雜物的柱形第二區通過第二隔離層隔離開；以及 在所述超結型結構上形成場效應晶體管的柵極元件，其中所述柵極元件與所述第二型摻雜物的柱形區的縱軸排成一列。10.根據權利要求9的方法，還包括在形...

【專利技術屬性】
技術研發人員：Y·高，凱爾·特里爾，德瓦·帕塔納亞克，K·陳，T·周，莎倫·石，Q·陳，
申請(專利權)人：威世硅尼克斯，
類型：
國別省市：