公開了一種用于通過以下來自動生成定制集成電路設(shè)計即定制IC設(shè)計的系統(tǒng)和方法：接收所述定制IC的包括所述定制IC要執(zhí)行的計算機(jī)可讀代碼的規(guī)格；生成所述定制IC的抽象作為系統(tǒng)、處理器架構(gòu)和微架構(gòu)表達(dá)方式即SAMA表達(dá)方式；將所述SAMA表達(dá)方式提供至至少具有架構(gòu)優(yōu)化視圖、物理設(shè)計視圖和軟件工具視圖的數(shù)據(jù)模型；通過迭代地更新所述SAMA表達(dá)方式和所述數(shù)據(jù)模型以自動生成針對計算機(jī)可讀代碼獨特定制的滿足一個或多個制約的處理器架構(gòu)，來優(yōu)化所述處理器架構(gòu)；以及將所生成的架構(gòu)綜合為半導(dǎo)體制造所用的所述定制集成電路的計算機(jī)可讀描述。前述可以在無需人為參與或人為參與最少的情況下實現(xiàn)。
【技術(shù)實現(xiàn)步驟摘要】
【國外來華專利技術(shù)】
本專利技術(shù)涉及針對定制集成電路(IC)或?qū)Ｓ眉呻娐?ASIC)的中間表達(dá)方式的系統(tǒng)和方法。
技術(shù)介紹
隨著電子裝置變得更加用戶友好化，附加于這些電子裝置的特征已經(jīng)增多。例如，在針對嵌入式應(yīng)用程序的典型硬件產(chǎn)品開發(fā)周期中，進(jìn)行算法開發(fā)。接著，系統(tǒng)架構(gòu)師對需要如何在產(chǎn)品中實現(xiàn)這些算法進(jìn)行劃分以便分析。傳統(tǒng)上，該算法被轉(zhuǎn)換成接近于硬件的諸如寄存器傳輸語言(RTL)等的低層級中間表達(dá)方式。RTL通常用于電子設(shè)計行業(yè)以指代硬件描述語言中所使用的編碼類型，其中該編碼類型有效地確保了能夠在諸如FPGA或ASIC等的給定硬件平臺上對代碼模型進(jìn)行綜合(轉(zhuǎn)換成實際邏輯函數(shù))。存在許多可用于創(chuàng)建邏輯綜合所用的RTL模塊的硬件描述語言。最為普及的RTL建模語言中的一部分包括System Verilog、Verilog和VHDL。美國專利申請20090144690公開了一種用于將C型編程語言程序轉(zhuǎn)換成硬件設(shè)計的方法，其中該程序是一個或多個處理的算法表達(dá)方式。將C型編程語言程序編譯成可綜合硬件描述語言(HDL)設(shè)計。編譯器將變量歸類為使用默認(rèn)存儲器或定制存儲器。該編程語言可以使用ANSI C，并且HDL可以是Verilog寄存器傳輸級語言(RTL)。根據(jù)可綜合HDL設(shè)計所生成的硬件裝置可以是專用集成電路(ASIC)或現(xiàn)場可編程門控陣列(FPGA)。然而，RTL仍是硬件的低層級描述。因而，可能難以利用RTL來分析并且隨后優(yōu)化設(shè)計。
技術(shù)實現(xiàn)思路
在一個方面中，一種用于通過以下來自動生成定制集成電路設(shè)計即定制IC設(shè)計的系統(tǒng)和方法:接收所述定制IC的規(guī)格，所述規(guī)格包括所述定制IC要執(zhí)行的計算機(jī)可讀代碼；生成所述定制IC的抽象作為系統(tǒng)、處理器架構(gòu)和微架構(gòu)表達(dá)方式即SAMA表達(dá)方式；將所述SAMA表達(dá)方式提供至至少具有架構(gòu)優(yōu)化視圖、物理設(shè)計視圖和軟件工具視圖的數(shù)據(jù)模型；通過迭代地更新所述SAMA表達(dá)方式和所述數(shù)據(jù)模型以自動生成針對計算機(jī)可讀代碼所獨特定制的滿足一個或多個制約的處理器架構(gòu)，來優(yōu)化所述處理器架構(gòu)；以及，將所生成的架構(gòu)綜合為半導(dǎo)體制造所用的所述定制集成電路的計算機(jī)可讀描述。上述方面的實現(xiàn)可以包括以下中的一個或多個。該系統(tǒng)可以根據(jù)指定定制IC的功能的算法、工藝或代碼輸入來在幾乎無人為參與或人為參與最少的情況下自動工作。用戶可以在定制IC上執(zhí)行計算機(jī)可讀代碼。數(shù)據(jù)模型是IC的擴(kuò)展統(tǒng)一功能和物理模型。該數(shù)據(jù)模型可以接收IC的物理原始信息。可以自動生成定制IC運行應(yīng)用程序代碼所用的軟件工具。這些工具包括編譯器、匯編編譯器、鏈接編譯器、基于循環(huán)的仿真器中的一個或多個。該工具自動生成固件。這些工具可以評測固件并且提供該固件的評測數(shù)據(jù)作為反饋以優(yōu)化架構(gòu)。該系統(tǒng)可以基于預(yù)定的物理制約來迭代地優(yōu)化處理器架構(gòu)。該系統(tǒng)可以進(jìn)行計算機(jī)可讀代碼的靜態(tài)評測或動態(tài)評測。該系統(tǒng)可以自動生成定制集成電路運行計算機(jī)可讀代碼所用的軟件開發(fā)工具包(SDK)。可以將該計算機(jī)可讀代碼變換成匯編代碼并且可以鏈接該匯編代碼以生成針對所選擇的架構(gòu)的固件。該系統(tǒng)可以進(jìn)行固件的循環(huán)精確仿真。可以基于評測后的固件和/或匯編代碼來優(yōu)化該架構(gòu)。該系統(tǒng)可以針對所選擇的架構(gòu)、以及如此針對在定時、面積或功率方面得到優(yōu)化的物理設(shè)計生成寄存器傳輸級代碼。該系統(tǒng)可以綜合該RTL代碼。在一個實施例中，SAMA可以指定以下中的一個或多個:1.系統(tǒng)a.時鐘b.性能目標(biāo)c.引腳分配d.外設(shè)e.中斷方式f.連接性g.其它2.架構(gòu)a.片上存儲器b.高速緩存器c.寄存器文件d.存儲器映射e.HW 功能塊f.流水線g.1SA 定義h.其它3.工具a.匯編編譯器設(shè)置b.鏈接編譯器變量c.其它4.微架構(gòu)a.電源域b.電源門控c.其它。優(yōu)選實施例的優(yōu)點可以包括以下中的一個或多個。SAMA表達(dá)方式提供使得容易優(yōu)化處理器架構(gòu)的硬件的中間抽象。基于SAMA的系統(tǒng)優(yōu)于使規(guī)范化處理和便攜性復(fù)雜化的RTL0 SAMA允許先于代碼生成的獨立于機(jī)器的全局優(yōu)化。該架構(gòu)可以使用通常本地工作的簡單快速的代碼生成器。SAMA系統(tǒng)使用起來較為容易，簡化了代碼生成器并且隨后可以以使用RTL代碼無法實現(xiàn)的方式優(yōu)化架構(gòu)。該系統(tǒng)的優(yōu)選實施例的優(yōu)點可以包括以下中的一個或多個。該系統(tǒng)減輕了芯片設(shè)計的問題并使芯片設(shè)計成為簡單過程。這些實施例使產(chǎn)品開發(fā)過程的關(guān)注點從硬件實現(xiàn)過程轉(zhuǎn)變回至產(chǎn)品規(guī)格和計算機(jī)可讀代碼或算法設(shè)計。代替束縛于特定硬件選擇，可以在專門針對該應(yīng)用而優(yōu)化的處理器上實現(xiàn)計算機(jī)可讀代碼或算法。該優(yōu)選實施例將優(yōu)化處理器連同所有相關(guān)聯(lián)的軟件工具和固件應(yīng)用程序一起自動生成。該過程可以在數(shù)日內(nèi)完成而非如傳統(tǒng)那樣需要數(shù)年來完成。上述自動系統(tǒng)消除了芯片設(shè)計的風(fēng)險并使芯片設(shè)計成為自動過程，由此算法設(shè)計師本身無需具有任何芯片設(shè)計知識就可以直接制作硬件芯片。針對該系統(tǒng)的主要輸入是采用如C或Matlab那樣的高級語言的計算機(jī)可讀代碼或算法規(guī)格。附圖說明圖1示出用于根據(jù)應(yīng)用程序代碼或算法來自動制造ASIC的示例工作流程系統(tǒng)。圖2示出SAMA和AS IC之間的關(guān)系的示例圖。圖3示出示例數(shù)據(jù)模型。圖4示出利用SAMA表達(dá)方式的示例工作流程處理。圖5示出用于使用SAMA來自動生成定制IC的示例系統(tǒng)。具體實施例方式圖1示出用于根據(jù)應(yīng)用程序代碼或算法來自動制造ASIC的示例工作流程系統(tǒng)。首先，用戶生成應(yīng)用程序代碼或算法(110)。接著，將該代碼提供至架構(gòu)優(yōu)化器112。架構(gòu)優(yōu)化器112生成針對應(yīng)用程序代碼所定制的中間硬件表達(dá)方式，其中該中間硬件表達(dá)方式被稱為作為ASIC的抽象統(tǒng)一表達(dá)方式的系統(tǒng)、架構(gòu)和微架構(gòu)(SAMA)表達(dá)方式120。SAMA120是使得架構(gòu)優(yōu)化器112能夠優(yōu)化和生成SAMA120中所描述的新架構(gòu)的高層級輕權(quán)值抽象模塊。SAMA120向作為ASIC的擴(kuò)展統(tǒng)一功能和物理模型的數(shù)據(jù)模型(DM) 130提供信息。DM130例如接收諸如加法器和乘法器等的ASIC的物理原始信息。DM130向工具生成器134提供數(shù)據(jù)，而工具生成器134對諸如編譯器、匯編編譯器、鏈接編譯器、基于循環(huán)的仿真器等的一組工具136進(jìn)行驅(qū)動。工具136生成可通過評測工具140進(jìn)行評測的固件138。該固件的評測數(shù)據(jù)被饋給至架構(gòu)優(yōu)化器112，以基于諸如功率、面積和定時等的預(yù)定物理制約150來優(yōu)化ASIC設(shè)計。DM130可以生成符合制約150的RTL代碼132以實現(xiàn)具有提供至架構(gòu)優(yōu)化器112的定時、面積和功率反饋信息的物理設(shè)計160。例如，通用寄存器文件為簡單結(jié)構(gòu)。基于由所生成的工具編譯后的固件的評測，架構(gòu)優(yōu)化器112可以優(yōu)化寄存器文件的大小并且生成寄存器文件縮小了的新SAMA120以節(jié)省空間和功率。由此得到的新工具可以經(jīng)由另一輪的評測來確認(rèn)改進(jìn)。現(xiàn)在參考圖2，示出SAMA和ASIC之間的關(guān)系的示例圖。SAMA200是從諸如C代碼或Mathlab代碼等的算法抽象化得到的硬件的中間表達(dá)方式。數(shù)據(jù)模型(DM)210可以以各種設(shè)計視圖220來表示SAMA200。可以進(jìn)行這些視圖的分析230，并且在滿足了制約的情況下，可以進(jìn)行實現(xiàn)240。SAMA用作軟件編譯和硬件綜合之間的過渡層。這種過渡層意圖利用編譯器工具流中可用的優(yōu)化，并且還對低層級綜合器提供自由度，以探索針對專用實現(xiàn)的選項。在一個實施例中，SAMA可以本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點】
【技術(shù)特征摘要】
【國外來華專利技術(shù)】2010.07.13 US 12/835,6311.一種用于自動生成定制集成電路設(shè)計即定制IC設(shè)計的方法，包括: a.接收定制IC的規(guī)格，所述規(guī)格包括所述定制IC要執(zhí)行的計算機(jī)可讀代碼； b.生成所述定制IC的抽象作為系統(tǒng)、處理器架構(gòu)和微架構(gòu)表達(dá)方式即SAMA表達(dá)方式； c.將所述SAMA表達(dá)方式提供至至少具有架構(gòu)優(yōu)化視圖、物理設(shè)計視圖和軟件工具視圖的數(shù)據(jù)模型； d.通過迭代地更新所述SAMA表達(dá)方式和所述數(shù)據(jù)模型以自動生成針對所述計算機(jī)可讀代碼所獨特定制的滿足一個或多個制約的處理器架構(gòu)，來優(yōu)化所述處理器架構(gòu)；以及 e.將所生成的架構(gòu)綜合為半導(dǎo)體制造所用的所述定制IC的計算機(jī)可讀描述。2.根據(jù)權(quán)利要求1所述的方法，其中，還包括:在所述定制IC上執(zhí)行所述計算機(jī)可讀代碼。3.根據(jù)權(quán)利要求1所述的方法，其中，所述數(shù)據(jù)模型包括所述定制IC的擴(kuò)展統(tǒng)一功能和物理模型。4.根據(jù)權(quán)利要求1所述的方法，其中，所述數(shù)據(jù)模型接收與所述定制IC有關(guān)的物理原始信息。5.根據(jù)權(quán)利要求1所述的方法，其中，還包括:生成軟件工具。6.根據(jù)權(quán)利要求5所 述的方法，其中，所述工具包括編譯器、匯編編譯器、鏈接編譯器、基于循環(huán)的仿真器中的一個或多個。7.根據(jù)權(quán)利要求6所述的方法，其中，所述工具自動生成固件。8.根據(jù)權(quán)利...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：皮爾斯·吳，瑟雷許·凱迪耶拉，薩蒂許·帕德馬納班，
申請(專利權(quán))人：艾爾葛托奇普股份有限公司，
類型：
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。