【技術(shù)實(shí)現(xiàn)步驟摘要】
本專(zhuān)利技術(shù)涉及數(shù)字集成電路測(cè)試
，特別涉及一種集成電路最長(zhǎng)可測(cè)路徑選擇測(cè)試方法及系統(tǒng)。
技術(shù)介紹
在數(shù)字電路測(cè)試領(lǐng)域，針對(duì)延遲測(cè)試提出的方法有很多，其中兩種主要的故障模型是跳變故障模型和路徑延遲故障模型。跳變故障模型所需要的傳出路徑并不要求是通過(guò)目標(biāo)門(mén)的最長(zhǎng)路徑，但是如果跳變故障非常小，則由于傳出路徑太短，則該小延遲故障(SDD)有可能逃脫測(cè)試，因此很有必要提出一些最長(zhǎng)可測(cè)路徑選擇方法。Sharma and Patel提出了一種基于圖論和ATPG-driven的方法,通過(guò)選擇一小部分最長(zhǎng)路徑來(lái)覆蓋所有的門(mén)，該方法分從門(mén)往前到PI和從門(mén)往后到PO分別找最長(zhǎng)路徑，但該方法只適合選擇通過(guò)每個(gè)門(mén)的一條最長(zhǎng)路徑，不能擴(kuò)展到選擇通過(guò)每個(gè)門(mén)的多條最長(zhǎng)路徑。該算法具有較高的復(fù)雜度，路徑選擇的時(shí)間較長(zhǎng)。Tayade and Abraham通過(guò)建立一個(gè)SAT-based constraint-sat isf act ion問(wèn)題來(lái)估算在串?dāng)_存在情況下的最大路徑延遲，從而提取邏輯和時(shí)間的約束。這些方法都在尋找可測(cè)路徑時(shí)采用了未加修改的ATPG(Automatic Test PatternGenaration,自動(dòng)測(cè)試向量生成)策略，由于大量的回溯，從而造成時(shí)間開(kāi)銷(xiāo)很大。Walker等人選擇通過(guò)每個(gè)門(mén)的k條最長(zhǎng)路徑,該方法標(biāo)志每個(gè)門(mén)的扇入扇出區(qū)，從能夠達(dá)到門(mén)的PI開(kāi)始往后一次擴(kuò)展一個(gè)門(mén)，直到擴(kuò)展到PO。每次擴(kuò)展一個(gè)門(mén)，就需要判斷這條路徑是否可測(cè)，對(duì)可測(cè)性的判斷需要花費(fèi)太多的時(shí)間。
技術(shù)實(shí)現(xiàn)思路
(一 )要解決的技術(shù)問(wèn)題本專(zhuān)利技術(shù)要解決的技術(shù)問(wèn)題是:如何提聞集成電路最大路徑選擇的...
【技術(shù)保護(hù)點(diǎn)】
一種集成電路最長(zhǎng)可測(cè)路徑選擇測(cè)試方法，其特征在于，包括以下步驟：S1：對(duì)集成電路進(jìn)行預(yù)處理，以獲得所述集成電路中的所有b?f段，所述b?f段是指一對(duì)具有前后繼關(guān)系、并存在敏化值沖突的段；S2：將所述集成電路中的當(dāng)前門(mén)v的扇入?yún)^(qū)域和扇出區(qū)域所包括的門(mén)依次放入集合IN和集合OUT中；S3：從當(dāng)前門(mén)v開(kāi)始，記錄與其對(duì)應(yīng)的集合IN中的每個(gè)門(mén)到當(dāng)前門(mén)v的期望最大延遲、以及與其對(duì)應(yīng)的集合OUT中的每個(gè)門(mén)到輸出的期望最大延遲，所述期望最大延遲為兩個(gè)門(mén)之間，不考慮經(jīng)過(guò)所述兩個(gè)門(mén)的路徑是否可測(cè)的最大延遲；S4：判斷與當(dāng)前門(mén)v對(duì)應(yīng)的集合IN中的每一個(gè)輸入，若與當(dāng)前門(mén)v之間未構(gòu)成b?f段，則將該輸入所處的段放入集合Fout中，所述集合Fout為包含了所有能夠經(jīng)過(guò)門(mén)v的部分路徑，并按照所述部分路徑的最大期望延遲排序的集合；S5：若所述集合Fout為空集，則結(jié)束后續(xù)步驟，否則執(zhí)行步驟S6；S6：從集合Fout中選擇具有最大期望延遲的部分路徑P，檢查其后繼的所有段的期望延遲，并選擇期望延遲最大的后繼段S，若后繼段S與部分路徑P不構(gòu)成b?f段，則將后繼段S加入部分路徑P中，以實(shí)現(xiàn)對(duì)部分路徑P的更新，再重復(fù)執(zhí)行步驟S...
【技術(shù)特征摘要】
1.種集成電路最長(zhǎng)可測(cè)路徑選擇測(cè)試方法，其特征在于，包括以下步驟: S1:對(duì)集成電路進(jìn)行預(yù)處理，以獲得所述集成電路中的所有b-f段，所述b-f段是指一對(duì)具有前后繼關(guān)系、并存在敏化值沖突的段； 52:將所述集成電路中的當(dāng)前門(mén)V的扇入?yún)^(qū)域和扇出區(qū)域所包括的門(mén)依次放入集合IN和集合OUT中； 53:從當(dāng)前門(mén)V開(kāi)始，記錄與其對(duì)應(yīng)的集合IN中的每個(gè)門(mén)到當(dāng)前門(mén)V的期望最大延遲、以及與其對(duì)應(yīng)的集合OUT中的每個(gè)門(mén)到輸出的期望最大延遲，所述期望最大延遲為兩個(gè)門(mén)之間，不考慮經(jīng)過(guò)所述兩個(gè)門(mén)的路徑是否可測(cè)的最大延遲； 54:判斷與當(dāng)前門(mén)V對(duì)應(yīng)的集 合IN中的每一個(gè)輸入，若與當(dāng)前門(mén)V之間未構(gòu)成b-f段，則將該輸入所處的段放入集合Frat中，所述集合Fwt為包含了所有能夠經(jīng)過(guò)門(mén)V的部分路徑，并按照所述部分路徑的最大期望延遲排序的集合； 55:若所述集合Ftjut為空集，則結(jié)束后續(xù)步驟，否則執(zhí)行步驟S6 ； 56:從集合Fwt中選擇具有最大期望延遲的部分路徑P，檢查其后繼的所有段的期望延遲，并選擇期望延遲最大的后繼段S，若后繼段S與部分路徑P不構(gòu)成b-f段，則將后繼段S加入部分路徑P中，以實(shí)現(xiàn)對(duì)部分路徑P的更新，再重復(fù)執(zhí)行步驟S6，直到所述部分路徑P到達(dá)輸出后，將該部分路徑P作為路徑，再執(zhí)行步驟S7，若后繼段S與部分路徑P構(gòu)成b-f段，則執(zhí)行步驟S6繼續(xù)選擇其他的期望延遲最大的后繼段，若不存在能夠選擇的后繼段，則執(zhí)行步驟S8 ； 57:若該路徑已經(jīng)在所選擇地可測(cè)路徑集合中，則直接保留該路徑，否則采用自動(dòng)測(cè)試向量生成工具對(duì)該路徑進(jìn)行可測(cè)性測(cè)試，若不可測(cè)，則返回至步驟S6，若可測(cè)，則將該路徑作為路徑選擇的結(jié)果，并將該結(jié)果放入所述可測(cè)路徑集合中，將當(dāng)前門(mén)V更新為其他的門(mén)，返回步驟S2，直至所述集成電路中的所有門(mén)均被選擇過(guò)后，再執(zhí)行步驟S9 ； 58:將該部分路徑P末尾的段去掉，并在集合Frat中重新選擇期望延遲最大的部分路徑，返回步驟S6; 59:對(duì)所述可測(cè)路徑集合中的每一條路徑進(jìn)行敏化，以生成相應(yīng)的測(cè)試向量，并通過(guò)生成的測(cè)試向量進(jìn)行延遲故障測(cè)試。2.權(quán)利要求1所述的方法，其特征在于，步驟SI具體包括以下步驟: 511:將集成電路劃分為若干無(wú)扇出的段； 512:從以輸入為起點(diǎn)的段開(kāi)始以段為單位掃描所述集成電路，并記錄每一個(gè)段的后繼段； 513:通過(guò)對(duì)每一個(gè)段和與其對(duì)應(yīng)的后繼段進(jìn)行敏化，檢查每一個(gè)段和與其對(duì)應(yīng)的后繼段之間的敏化值是否存在沖突，若存在沖突，則將該段和其后繼段作為一對(duì)b-f段，以記錄所有的b-f段。3.權(quán)利要求1或2所述的方法，其特征在于，步驟S2具體包括以下步驟: 521:判斷當(dāng)前門(mén)V是否為輸入，若是，則執(zhí)行步驟S22，若否，則執(zhí)行步驟S23 ； 522:從當(dāng)前門(mén)V向前遍歷，獲得其扇出區(qū)域，并將扇出區(qū)域所到達(dá)的輸出放入集合OUT,并將當(dāng)前門(mén)V放入集合IN ； 523:從當(dāng)前門(mén)V向后遍歷，獲得其扇入?yún)^(qū)域，并將扇入?yún)^(qū)域所包含的輸入放入集合IN，從當(dāng)前門(mén)V向前遍歷，獲得其扇出區(qū)域，并將扇出區(qū)域所到達(dá)的輸出放入集合OUT。4.種集成電路最長(zhǎng)可測(cè)路徑選擇測(cè)試系統(tǒng)，其特征在于，包括: 預(yù)處理模...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：向東，李建波，隨文杰，
申請(qǐng)(專(zhuān)利權(quán))人：清華大學(xué)，
類(lèi)型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。