本發明專利技術一種具有無縫測量能力的數字示波器，通過進一步改進數字示波器的體系結構，優化數字示波器的處理機制，使其同時滿足無縫采集存儲、無縫數據處理和無縫圖像顯示的要求。即在現有高波形捕獲率數字示波器數據處理任務軟、硬件分工，并行執行的體系結構基礎上，進一步改進采集存儲、數據處理和圖像顯示三個模塊，提出了一種可根據前端ADC采樣速率和無縫測量要求，自動在后端FPGA中合理配置采集存儲器和數據處理器資源、優化數據存取和處理機制、改進圖像顯示方式的新型數字示波器，該數字示波器在更大程度上提高了波形捕獲率，徹底消除了測量縫隙，真正具備了無縫測量能力。
【技術實現步驟摘要】
本專利技術屬于數字示波器
，更為具體地講，涉及一種具有無縫測量能力的數字示波器。
技術介紹
近年來，隨著高速取樣及其相關技術的快速進步，以數字示波器為代表的數字化時域測試儀器得到了長足發展和廣泛應用。與此同時，現代電子信號日趨復雜多樣，信號的頻率范圍不斷拓寬，信號的瞬時性、非平穩性不斷增加，由此帶來的測試需求不斷增長，對示波器的測量能力要求越來越高。在通信、計算機、多媒體等各個領域，針對高速信號測量、偶發事件捕獲、隨機現象分析、快速故障診斷等各種測試需求，均對數字示波器的采樣和捕獲性能提出了很高的要求。例如通信領域的高速脈沖和調制信號捕獲、計算機領域的高速串行總線信號測量、多媒體領域的壓縮音視頻信號檢測等，均要求數字示波器在具有高實時采樣率的同時，還要具有聞波形捕獲率。數字示波器的波形捕獲率，是指數字示波器單位時間內所能捕獲并顯示的波形幅數(wfms/s)，它表達了單位時間內數字示波器所獲取并顯示的信息量的大小。數字示波器的測量縫隙，可理解為數字示波器進行兩次有效測量之間的時間間隔，等同于系統的死區時間。波形捕獲率和測量縫隙成反比關系。波形捕獲率高，有效采樣占總觀測時間的比例高，則數字示波器的測量縫隙小，對偶發事件的成功捕獲幾率大。反之，波形捕獲率低，有效采樣占總觀測時間的比例低，則數字示波器的測量縫隙大，對偶發信號的成功捕獲幾率小。因此，波形捕獲率和測量縫隙是一組體現數字示波器測量能力最重要的指標。近幾年，國內外測試儀器廠商在不斷提高數字示波器的采樣率的同時，均開始重視數字示波器的波形捕獲率的提升。國外領先儀器廠商泰克和安捷倫相繼推出了基于數字熒光技術(DPXTM)和深存儲技術(MegaZoomTM)的數字示波器，從體系結構上改進儀器，將數字示波器的波形捕獲率從早期的100wfms/s以內大幅提升到現在的300，000wfms/s左右(如泰克的高端示波器DP070000系列，擁有不低于300，000wfms/s的最高波形捕獲率)。國內主流儀器廠商普源精電和優利德同樣在提升數字示波器的波形捕獲率方面做出了自己的努力，通過相關的自有專利技術(如中國專利“ZL200810044246. 3 :一種極高波形捕獲率數字存儲示波器”)，將數字示波器波形捕獲率提升到了 200，OOOwfms/s左右(如普源精電DS6000系列示波器，最高波形捕獲率達180，OOOwfms/s)。然而，即便數字示波器的波形捕獲率已由最初的每秒數十幅發展到現在的每秒數十萬幅，但相對于數字示波器現在每秒數十吉個點的采樣能力而言，依然明顯不足。仍然以泰克DP070000系列高端示波器為例其最高實時采樣率為25GSa/s，最高波形捕獲率為300，000wfms/s,具有最高波形捕獲率時的存儲深度為lKpts，則采樣時間占總觀測時間的比例為300，000Xl，000/25，000，000，000 =1. 2%。可見，該數字示波器的有效采樣時間占總觀測時間的比例很低，測量縫隙占到總觀測時間的98. 8%。綜上所述，當今數字示波器的信號捕獲能力雖然得到了重視和快速增長，但其發展水平仍然遠遠落后于采樣性能，數字示波器的波形捕獲率指標很低，數字示波器的測量縫隙依然很大，制約了數字示波器測量能力和測試效率的提升。圖1是數字示波器通用體系結構圖。如圖1所示，數字示波器系統一般包括信號調理(模擬通道)、采集存儲(ADC+FPGA)、數據處理(DSP)以及圖像顯示(顯存+IXD)等四個串行執行任務的模塊。圖2是高波形捕獲率數字示波器常見體系結構圖。現有的具有較高波形捕獲率的數字示波器通常采用了一種改進的體系結構，如圖 2所示，即改變采集存儲模塊中FPGA和數據處理模塊中DSP職責分工，由相對高速的FPGA(硬件)替代相對低速的DSP (軟件)完成部分復雜的、實時性要求高的數據處理任務(如采集數據運算、波形圖像繪制等)，DSP僅完成部分簡單的、實時性要求低的數據處理任務(如參數測量、菜單繪制、人機交互等)，并實現了軟、硬件數據處理任務并行執行，從而一定程度上減少了系統的數據處理時間，縮小了系統的測量縫隙。但是，如前所述，現有技術對數字示波器波形捕獲率的提升相對于采樣率的提升程度非常有限，數字示波器的測量縫隙仍然存在且較大，導致數字示波器測量能力和測試效率依然較低。
技術實現思路
本專利技術的目的在于克服現有技術的不足，提供一種具有無縫測量能力的數字示波器，以更大地提高測試效率。為實現以上目的，本專利技術具有無縫測量能力的數字示波器，包括信號調理通道，用于將待測模擬信號調理到適合ADC轉換的范圍，并輸出給ADC模塊；ADC模塊，用于對信號調理通道輸出的調理后的模擬信號進行ADC轉換，輸出串行的采樣數據；采集存儲模塊，用于采樣數據的存儲；數據處理模塊，用于對存儲的采樣數據的處理，得到波形疊加繪制圖像；圖像顯示模塊，用于對波形疊加繪制圖像進行存儲，并通過液晶顯示屏將波形圖像顯示出來；其特征在于所述的采集存儲模塊包括一個采集存儲控制器和一個存儲器陣列；采集存儲控制器根據ADC模塊的當前采樣速率S和存儲器速率S1，計算串行的采樣數據需要轉換為并行采集數據的路數n，即n = SZS1 ；存儲器陣列由采集存儲控制器根據計算的路數η將存儲資源配置為2η個并行的存儲器構成，每個存儲器容量C = L/n，其中L為數字示波器的存儲深度；采集存儲控制器對來自ADC模塊的速率為S的串行采樣數據執行串轉并(降速)操作，轉換為速率S1的η路并行采集數據；采集存儲控制器首次將存儲器陣列中的存儲器I至存儲器η設置為工作狀態一，即存儲器I至存儲器η和降速后的第I路至第η路采集數據一一對應，存儲器I至存儲器η實時并行存儲第I路至第η路采集數據；同時，采集存儲控制器將存儲器陣列中的存儲器n+1至存儲器2n設置為工作狀態二，即存儲器n+1至存儲器2n對應數據處理模塊的讀?。划斍覂H當存儲器I至存儲器n同時存滿C個數據時，采集存儲控制器切換存儲器I至存儲器n和存儲器n+1至存儲器2n的工作狀態，即將存儲器I至存儲器n設置為工作狀態二，對應數據處理模塊的讀取，存儲器n+1至存儲器2n設置為工作狀態一，與降速后的第I路至第n路采集數據一一對應，實時并行存儲第I路至第n路采集數據；當且僅當存儲器n+1至存儲器2n同時存滿C個數據時，采集存儲控制器再次切換存儲器I至存儲器n和存儲器n+1至存儲器2n的工作狀態，即再次將存儲器I至存儲器n設置為工作狀態一，與降速后的第I路至第n路采集數據一一對應，實時并行存儲第I路至第n路采集數據；存儲器n+1至存儲器2n設置為工作狀態二，存儲器n+1至存儲器2n對應數據處理模塊的讀取；這樣交替對并行采集數據進行存儲和讀?。?所述數據處理模塊包括一個數據處理控制器和一個處理器陣列構成，處理器陣列由數據處理控制器根據并行采集數據的路數n將處理器資源配置為2n個并行的處理器構成；當且僅當采集存儲模塊的存儲器I至存儲器n首次同時存滿C個數據時，數據處理模塊啟動數據處理流程數據處理控制器計算并設置處理器速率S2，其中，滿足處理器速率S2彡S1 ;數據處理控制器首次將處理器陣列中的處理器I至處理器n設置為工作狀態一，即處理器I至處理器n和采集存儲模塊中的存儲器I至存儲器n —一對應，本文檔來自技高網...
【技術保護點】
一種具有無縫測量能力的數字示波器，包括：信號調理通道，用于將待測模擬信號調理到適合ADC轉換的范圍，并輸出給ADC模塊；ADC模塊，用于對信號調理通道輸出的調理后的模擬信號進行ADC轉換，輸出串行的采樣數據；采集存儲模塊，用于采樣數據的存儲；數據處理模塊，用于對存儲的采樣數據的處理，得到波形疊加繪制圖像；圖像顯示模塊，用于對波形疊加繪制圖像進行存儲，并通過液晶顯示屏將波形圖像顯示出來；其特征在于：所述的采集存儲模塊包括一個采集存儲控制器和一個存儲器陣列；采集存儲控制器根據ADC模塊的當前采樣速率S和存儲器速率S1，計算串行的采樣數據需要轉換為并行采集數據的路數n，即n＝S/S1；存儲器陣列由采集存儲控制器根據計算的路數n將存儲資源配置為2n個并行的存儲器構成，每個存儲器容量C＝L/n，其中L為數字示波器的存儲深度；采集存儲控制器對來自ADC模塊的速率為S的串行采樣數據執行串轉并（降速）操作，轉換為速率S1的n路并行采集數據；采集存儲控制器首次將存儲器陣列中的存儲器1至存儲器n設置為工作狀態一，即存儲器1至存儲器n和降速后的第1路至第n路采集數據一一對應，存儲器1至存儲器n實時并行存儲第1路至第n路采集數據；同時，采集存儲控制器將存儲器陣列中的存儲器n+1至存儲器2n設置為工作狀態二，即存儲器n+1至存儲器2n對應數據處理模塊的讀取；當且僅當存儲器1至存儲器n同時存滿C個數據時，采集存儲控制器切換存儲器1至存儲器n和存儲器n+1至存儲器2n的工作狀態，即將存儲器1至存儲器n設置為工作狀態二，對應數據處理模塊的讀取，存儲器n+1至存儲器2n設置為工作狀態一，與降速后的第1路至第n路采集數據一一對應，實時并行存儲第1路至第n路采集數據；當且僅當存儲器n+1至存儲器2n同時存滿C個數據時，采集存儲控制器再 次切換存儲器1至存儲器n和存儲器n+1至存儲器2n的工作狀態，即再次將存儲器1至存儲器n設置為工作狀態一，與降速后的第1路至第n路采集數據一一對應，實時并行存儲第1路至第n路采集數據；存儲器n+1至存儲器2n設置為工作狀態二，存儲器n+1至存儲器2n對應數據處理模塊的讀取；這樣交替對并行采集數據進行存儲和讀??；所述數據處理模塊包括一個數據處理控制器和一個處理器陣列構成，處理器陣列由數據處理控制器根據并行采集數據的路數n將處理器資源配置為2n個并行的處理器構成；當且僅當采集存儲模塊的存儲器1至存儲器n首次同時存滿C個數據時，數據處理模塊啟動數據處理流程：數據處理控制器計算并設置處理器速率S2，其中，滿足處理器速率S2≥S1；數據處理控制器首次將處理器陣列中的處理器1至處理器n設置為工作狀態一，即處理器1至處理器n和采集存儲模塊中的存儲器1至存儲器n一一對應，處理器1至處理器n實時并行讀取處理存儲器1至存儲器n中的采集數據；同時，數據處理控制器將處理器陣列中的處理器n+1至處理器2n設置為工作狀態二，即處理器n+1至處理器2n對應圖像顯示模塊的讀??；當且僅當處理器1至處理器n同時完成C個數據的讀取和處理時，數據處理控制器切換處理器1至處理器n和處理器n+1至處理器2n的工作狀態，即將處理器1至處理器n設置為工作狀態二，對應圖像顯示模塊的讀取，處理器n+1至處理器2n設置為工作狀態一，與采集存儲模塊中的存儲器1至存儲器n一一對應，實時并行讀取處理存儲器1至存儲器n中的采集數據；當且僅當處理器n+1至處理器2n同時完成C個數據的讀取和處理時，數據處理控制器再次切換處理器1至處理器n和處理器n+1至處理器2n的工作狀態，即再次將處理器1至處理器n設置為工作狀態一，與采集存儲模塊中的存儲器1至存儲器n一一對應，實時并行讀取處理存儲器1至存儲器n中的采集數據，處理器n+1至處理器2n設置為工作狀態二，對應圖像顯示模塊的讀取；這樣交替對并行采集數據進行處理和讀?。凰龅膱D像顯示模塊包括一個圖像顯示控制器和兩個外部顯示存儲器；圖像顯示控制器根據液晶顯示屏的刷新速率S3，計算完成多幅波形疊加繪制的時 間參數T，其中T＝1/S3；圖像顯示控制器將時間參數T傳遞給數據處理模塊，以便處理器陣列處理并行采集數據過程中的最后步驟即波形疊加繪制時，每次按時間T實時映射波形；當且僅當數據處理模塊的處理器1至處理器n首次同時完成波形疊加繪制時，圖像顯示模塊啟動圖像顯示：圖像顯示控制器首次將顯示存儲器1設置為工作狀態一，處理器陣列中的處理器1至處理器n將映射完成的波形圖像存儲到顯示存儲器1；同時，圖像顯示控制器將顯示存儲器2設置為工作狀態二，即顯示存儲器2和液晶...
【技術特征摘要】
1.一種具有無縫測量能力的數字示波器，包括 信號調理通道，用于將待測模擬信號調理到適合ADC轉換的范圍，并輸出給ADC模塊；ADC模塊，用于對信號調理通道輸出的調理后的模擬信號進行ADC轉換，輸出串行的采樣數據； 采集存儲模塊，用于采樣數據的存儲； 數據處理模塊，用于對存儲的采樣數據的處理，得到波形疊加繪制圖像； 圖像顯示模塊，用于對波形疊加繪制圖像進行存儲，并通過液晶顯示屏將波形圖像顯示出來； 其特征在于 所述的采集存儲模塊包括一個采集存儲控制器和一個存儲器陣列； 采集存儲控制器根據ADC模塊的當前采樣速率S和存儲器速率S1，計算串行的采樣數據需要轉換為并行采集數據的路數n，即n = SZS1 ； 存儲器陣列由采集存儲控制器根據計算的路數η將存儲資源配置為2η個并行的存儲器構成，每個存儲器容量C = L/n，其中L為數字示波器的存儲深度； 采集存儲控制器對來自ADC模塊的速率為S的串行采樣數據執行串轉并(降速)操作，轉換為速率S1的η路并行采集數據； 采集存儲控制器首次將存儲器陣列中的存儲器I至存儲器η設置為工作狀態一，即存儲器I至存儲器η和降速后的第I路至第η路采集數據一一對應，存儲器I至存儲器η實時并行存儲第I路至第η路采集數據；同時，采集存儲控制器將存儲器陣列中的存儲器η+1至存儲器2η設置為工作狀態二，即存儲器η+1至存儲器2η對應數據處理模塊的讀??； 當且僅當存儲器I至存儲器η同時存滿C個數據時，采集存儲控制器切換存儲器I至存儲器η和存儲器η+1至存儲器2η的工作狀態，即將存儲器I至存儲器η設置為工作狀態二，對應數據處理模塊的讀取，存儲器η+1至存儲器2η設置為工作狀態一，與降速后的第I路至第η路采集數據一一對應，實時并行存儲第I路至第η路采集數據； 當且僅當存儲器η+1至存儲器2η同時存滿C個數據時，采集存儲控制器再次切換存儲器I至存儲器η和存儲器η+1至存儲器2η的工作狀態，即再次將存儲器I至存儲器η設置為工作狀態一，與降速后的第I路至第η路采集數據一一對應，實時并行存儲第I路至第η路采集數據；存儲器η+1至存儲器2η設置為工作狀態二，存儲器η+1至存儲器2η對應數據處理模塊的讀??；這樣交替對并行采集數據進行存儲和讀?。? 所述數據處理模塊包括一個數據處理控制器和一個處理器陣列構成，處理器陣列由數據處理控制器根據并行采集數據的路數η將處理器資源配置為2η個并行的處理器構成；當且僅當采集存儲模塊的存儲器I至存儲器η首次同時存滿C個數據時，數據處理模塊啟動數據處理流程 數據處理控制器計算并設置處理器速率S2，其中，滿足處理器速率S2彡S1 ; 數據處理控制器首次將處理器陣列中的處理器I至處理器η設置為工作狀態一，即處理器I至處理器η和采集存儲模塊中的存儲器I至存儲器η —一對應，處理器I至處理器η實時并行讀取處理存儲器I至存儲器η中的采集數據；同時，數據處理控制器將處理器陣列中的處理器η+1至處理器2η設置為工作狀態二，即處理器η+1至處理器2η對應圖像顯示模...
【專利技術屬性】
技術研發人員：蔣俊，葉芃，趙勇，侯淼林，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。