半導體器件及其制造方法技術

本發明專利技術實施例公開了一種半導體器件制造方法，包括：提供半導體襯底，所述半導體襯底上具有包括偽柵區的柵極結構以及源漏區；去除所述偽柵區，以暴露半導體襯底，并刻蝕暴露的半導體襯底，在暴露的半導體襯底上形成鋸齒狀表面，以形成底部為鋸齒狀的開口，所述鋸齒狀表面的鋸齒沿著偽柵區寬度的方向交替；在鋸齒狀表面上形成填滿所述開口的替代柵區，所述替代柵區的底部為鋸齒狀。由于替代柵區形成在沿偽柵區寬度的鋸齒狀表面的半導體襯底上，同半導體襯底的接觸也為鋸齒狀的，這樣，在并未增加柵區寬度的情況下，大大地增加了柵區的有效寬度，從而提高了器件的集成度及性能。

【技術實現步驟摘要】

本專利技術涉及半導體制造技術，更具體地說，涉及一種。
技術介紹
隨著半導體技術的發展，具有更高性能和更強功能的集成電路要求更大的元件密度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進一步縮小，因此，將各個部件及元件集成到有限的空間內也越來越具有挑戰性，尤其是如何布局各部件間的 空間和優化集成工藝。柵極是晶體管器件最重要的部件，柵極的長度和寬度(柵長和柵寬)也決定了集成電路的集成密度，為了提高集成電路的集成密度，器件的柵長不斷減小，如何提高器件的有效柵寬成為提高集成度和器件性能的重要問題。
技術實現思路
本專利技術解決的問題是提供一種，提高了器件的有效柵寬，從而提高器件的集成度及性能。為實現上述目的，本專利技術實施例提供了如下技術方案一種半導體器件制造方法，其特征在于，包括提供半導體襯底，所述半導體襯底上具有包括偽柵區的柵極結構以及源漏區；去除所述偽柵區，以暴露半導體襯底，并刻蝕暴露的半導體襯底，在暴露的半導體襯底上形成鋸齒狀表面，以形成底部為鋸齒狀的開口，所述鋸齒狀表面的鋸齒沿著偽柵區寬度的方向交替；在鋸齒狀表面上形成填滿所述開口的替代柵區，所述替代柵區的底部為鋸齒狀。可選地，對不同晶向具有選擇性的刻蝕暴露的半導體襯底。可選地，形成所述替代柵區的步驟包括在鋸齒狀表面上形成柵介質層，以及覆蓋所述柵介質層形成填滿所述開口的柵極，以形成下部為鋸齒狀的替代柵區。可選地，在形成替代柵區后，還包括在所述源漏區上形成接觸塞。可選地，形成所述接觸塞的步驟包括在所述層間介質層內形成接觸孔；金屬化所述接觸孔下的半導體襯底，形成金屬硅化物層；填充所述接觸孔形成接觸塞。此外，本專利技術還提供了上述制造方法形成的半導體器件，包括半導體襯底，部分所述半導體襯底具有鋸齒狀表面；覆蓋鋸齒狀表面的下部為鋸齒狀的柵極區，所述鋸齒狀表面的鋸齒沿著柵極區寬度的方向交替；柵極區兩側的半導體襯底內的源漏區。可選地，所述柵極區包括鋸齒狀表面上的柵介質層以及覆蓋所述柵介質層的柵極。可選地，還包括所述源漏區上的接觸塞。可選地，還包括接觸塞與半導體襯底之間的金屬硅化物層。與現有技術相比，上述技術方案具有以下優點本專利技術實施例的，在后柵工藝中，除去偽柵區之后，進一步刻蝕偽柵區下的半導體襯底，在沿偽柵區寬度方向上形成鋸齒狀表面，而后，在鋸齒狀表面上形成替代柵區，由于替代柵區形成在沿偽柵區寬度的鋸齒狀表面的半導體襯底上，同半導體襯底的接觸也為鋸齒狀的，這樣，在并未增加柵區寬度的情況下，大大地增加了柵區的有效寬度，從而提高了器件的集成度及性能。附圖說明通過附圖所示，本專利技術的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本專利技術的主旨。 圖1為本專利技術的半導體器件的制造方法的流程圖；圖2-圖12為本專利技術實施例公開的半導體器件制造方法的制造過程剖面圖，其中包括俯視圖、俯視圖的AA’向視圖以及俯視圖的BB’向視圖。具體實施例方式為使本專利技術的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本專利技術的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本專利技術，但是本專利技術還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本專利技術內涵的情況下做類似推廣，因此本專利技術不受下面公開的具體實施例的限制。其次，本專利技術結合示意圖進行詳細描述，在詳述本專利技術實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本專利技術保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。正如
技術介紹
中所述的，柵極是晶體管器件最重要的部件，柵極的長度和寬度(柵長和柵寬)也決定了集成電路的集成密度，為了提高集成電路的集成密度，器件的柵長不斷減小，如何提高器件的有效柵寬成為提高集成度和器件性能的重要問題。為此，本專利技術提供了一種半導體器件的制造方法，在后柵工藝中，除去偽柵區之后，進一步刻蝕偽柵區下的半導體襯底，在沿偽柵區寬度方向上形成鋸齒狀表面，而后，在鋸齒狀表面上形成替代柵區，由于替代柵區形成在沿偽柵區寬度的鋸齒狀表面的半導體襯底上，同半導體襯底的接觸也為鋸齒狀的，這樣，在并未增加柵區寬度的情況下，大大地增加了柵區的有效寬度，從而提高了器件的集成度及性能。該半導體器件的制造方法包括提供半導體襯底，所述半導體襯底上具有包括偽柵區的柵極結構以及源漏區；去除所述偽柵區，以暴露半導體襯底，并刻蝕暴露的半導體襯底，在暴露的半導體襯底上形成鋸齒狀表面，以形成底部為鋸齒狀的開口，所述鋸齒狀表面的鋸齒沿著偽柵寬度的方向交替；在鋸齒狀表面上形成填滿所述開口的替代柵區，所述替代柵區的底部為鋸齒狀。以上為本專利技術的半導體器件的制造方法，通過在一定寬度的柵區空間內，形成底部為鋸齒狀的柵區，從而提高柵區的有效寬度，進而提高器件的集成度及性能。為了更好地理解本專利技術，以下將結合本專利技術半導體器件的制造方法流程圖和具體實施例的制造過程剖面圖，對本專利技術的實施例進行詳細的描述。參考圖1，圖1為本專利技術半導體器件的制造方法流程圖。在步驟S01，提供半導體襯底200，所述半導體襯底200上具有包括偽柵區210的柵極結構212以及源漏區214，參考圖2 (俯視圖)和圖3(圖2的AA’向視圖)。在本專利技術中，所述襯底200可以已做好前期處理操作，所述處理操作可以包括預清洗、形成阱區及形成淺溝槽隔離區，在本實施例中，所述襯底200為表面晶向為100的單晶娃襯底。在其他實施例中，所述襯底200還可以包括其他元素半導體或化合物半導體，如鍺、鍺硅、碳化硅、砷化鎵、砷化銦或磷化銦。根據現有技術公知的設計要求(例如P型襯底 或者n型襯底)，襯底200可以包括各種摻雜配置。此外，優選地，所述襯底200包括外延層，可以被應力改變以增強性能，所述襯底200也可以包括絕緣體上硅(SOI)結構等。在本專利技術中，所述襯底200上已經形成有柵極結構212和源漏區214，所述柵極結構212至少包括偽柵區210，所述偽柵區210為犧牲層，該偽柵區確定了最終器件的柵區的形成區域，即偽柵區的長和寬即為最終器件柵區的長和寬，即，柵區沿源漏區方向為長度，垂直于源漏區方向為寬度，偽柵區的寬度方向即為垂直于源漏區的方向。在本實施例中，所述偽柵區210包括偽柵極202、偽柵極202上的第一帽層204和第一帽層上的第二帽層206，所述柵極結構212為包括偽柵區210和偽柵區側壁上的側墻206的結構，在其他實施例中，所述柵極結構和偽柵區還可以為其他的合適的結構。具體地，在本實施例中，首先，可以通過依次淀積例如多晶硅、二氧化硅及氮化硅并進行圖案化，來形成偽柵極202、第一帽層204和第二帽層206的偽柵區210。而后，淀積側墻材料，例如氮化硅，并進行刻蝕，僅留下偽柵區的側壁的側墻材料，從而形成側墻206，在其他實施例中，所述側墻還可以為多層結構。可以通過根據期望的晶體管結構，注入p型或n型摻雜物或雜質到偽柵區210兩側的半導體襯底200中來形成源漏區214，可以根據需要在形成側墻前、形成部分側墻和/或形成側墻后進行多次離子注入、擴散等工藝來形成所述源漏區214。而后，覆蓋所述源漏區214來形成層間介質層216，可以通過本文檔來自技高網...

【技術保護點】
一種半導體器件制造方法，其特征在于，包括：提供半導體襯底，所述半導體襯底上具有包括偽柵區的柵極結構以及源漏區；去除所述偽柵區，以暴露半導體襯底，并刻蝕暴露的半導體襯底，在暴露的半導體襯底上形成鋸齒狀表面，以形成底部為鋸齒狀的開口，所述鋸齒狀表面的鋸齒沿著偽柵區寬度的方向交替；在鋸齒狀表面上形成填滿所述開口的替代柵區，所述替代柵區的底部為鋸齒狀。

【技術特征摘要】

【專利技術屬性】
技術研發人員：梁擎擎，鐘匯才，朱慧瓏，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：