一種計算機緩存系統的管理方法技術方案

本發明專利技術公開了一種計算機緩存系統的管理方法，其特征在于：該緩存系統包括一個以上的緩存線，且每個緩存線均包含有一個或多個數據字，同時每個緩存線都有一個命中Hit標識位，所述緩存線的數據字為當前正在使用的或預取的；其管理步驟為：在緩存線裝載時，其命中Hit標識位被置為0；在緩存線命中時，命中Hit標識位被置為1；替換時，首先替換命中Hit標識位為0的緩存線，再替換命中Hit標識位為1的緩存線。本發明專利技術能確保CPU系統具有指令和數據的預取能力，能在指令和數據被真實使用前，提前發出請求從內存或者其他存儲機構將指令和數據取回到CPU中，能顯著的提高運算速度。

【技術實現步驟摘要】

本專利技術涉及一種計算機緩存系統的管理算法，具體是指一種CPU緩存系統的管理方法。
技術介紹
目前，計算機系統訪問諸如內存和其他低級存儲設備(如硬盤和網絡設備)時均有很大的延遲。以訪問內存為例，在CPU發出數據和指令的存取命令后，要約100納秒的時間才能得到數據，這相當于CPU核心執行幾百條指令的時間。由于CPU系統對指令和數據的使用有一定的規律，因此根據這些規律，我們便可以設計各種手段猜測CPU將要使用到的指令和數據，并提前預取這些內容到CPU中以備用。這樣當CPU要實際使用這些指令和數據時，不需要等待，可以立即得到這些指令和數據。因此，預取(Prefetch)是能夠有效地減少CPU訪問內存和其他低級存儲設備的平均訪問延遲的一種手段。然而，預取在實際應用中的功效取決于兩個條件第一，預取的準確性，也即預取的數據和指令是否及時，是否會被實際地用到；第二，預取的指令和數據對CPU緩存中現有的有用的指令和數據的排擠沖刷作用。雖然預取可以有效地降低內存訪問的平均延遲，但是預取的內容會替換掉CPU緩存中現有的有用指令和數據，而這些被預取的內容替換掉的CPU緩存中現有的有用內容是將來要被重新耗費時間讀入CPU的。因此對預取內容的處理不當，會增加CPU緩存失誤，增加CPU對內存的訪問次數，損害性能。
技術實現思路
本專利技術的目的在于克服目前CPU預取時，CPU緩存中現有的有用數據會被預取的內容替換掉，從而會增加緩存失誤、降低性能的缺陷，提供一種能有效解決上述缺陷的。本專利技術通過以下技術方案實現，該緩存系統包括一個以上的緩存線，且每個緩存線均包含有一個或多個數據字，同時每個緩存線都有一個命中Hit標識位，所述緩存線的數據字為當前正在使用的或預取的；其管理步驟為在緩存線裝載時，其命中Hit標識位被置為O ;在緩存線命中時，命中Hit標識位被置為I ;替換時，首先替換命中Hit標識位為O的緩存線，再替換命中Hit標識位為I的緩存線。進一步地，上述每個緩存線中都還設有一個預取P標識位，其管理步驟為，當緩存線的數據字為預取的內容時，P標識位置1，否則置O;在替換時，首先替換P標識位都為O的緩存線，再替換P標識位為I的緩存線。或者，每個緩存線中還設有一個U標識位，其管理步驟為，當緩存線第一次裝載入緩存時，U標識位置I ;在替換時，首先替換U標識位都為零的緩存線，再替換U標識位為I的緩存線。為了較好的實現本專利技術，本專利技術的另一種技術方案為，該緩存系統由多個緩存線構成，且每個緩存線都包含一個或多個數據字，同時每個緩存線都有一個命中Hit標識位。其管理步驟為在緩存線裝載時，命中Hit標識位被置為O ;在緩存線命中時，命中Hit標識位被置為I ;在替換時，首先替換命中Hit標識位為O的緩存線，再替換命中Hit標識位為I的緩存線；當命中Hit標識位為I的緩存線的數目達到預訂的閥值時，或者命中Hit標識位為I的緩存線滿足預定的組合邏輯近似條件的設定時，清零全部或者部分緩存線的命中Hit標識位。為了較好的實現本專利技術，上述緩存線分為兩個或以上的子集，當每個子集中所有緩存線的命中Hit標識位都為1，或者滿足預定的組合邏輯近似條件的設定時，全部或者部分清除該子集的緩存線的命中Hit標識位。本專利技術的第三種技術方案為，該緩存由多個緩存線構成，且每個緩存線包含多個數據字，同時每個緩存線按地址分成多個子集，每個子集對應一個或者多個數據字；每個子集設置一個或多個局部Sub-block標識位；當緩存查詢和填充等操作采用緩存線子集對應的地址的粒度時，根據緩存線子集對應的地址粒度記錄緩存線相應子集的狀態和歷史信息，并將信息保存在該子集對應的局部Sub-block標識位中。為了較好的實現本專利技術，上述每個緩存線子集設置一個局部使用Sub-blockUsed標識位；整個緩存線設置一個或多個全局標識位，其管理驟如下當緩存線第一次裝入緩存時，除了正在訪問的地址所對應的子集的局部使用Sub-block Used標識位置I,其他子集的局部使用Sub-block Used標識位置O ;當緩存線在緩存中命中時，如果命中的地址所對應的子集的局部使用Sub-block Used標識位為0，則置I ;如果命中的地址所對應的子集的局部使用Sub-block Used標識位已經為1，則改變全局標識位。或者，在上述基礎上，每個緩存線中都還設有一個全局命中Global Hit標識位，其管理步驟如下當緩存線第一次裝入緩存時，全局命中Global Hit標識位置為0，除了正在訪問的地址所對應的子集的局部使用Sub-block Used標識位置1，其他子集的局部使用Sub-block Used標識位置O ;當緩存線在緩存中命中時，如果命中的地址所對應的子集的局部使用Sub-block Used標識位為0，則置I ;如果命中的地址所對應的子集的局部使用Sub-block Used標識位已經為I,則置全局命中Global Hit標識位為I ;替換時,首先替換全局命中GlobalHit標識位為O的緩存線，在替換全局命中Global Hit標識位為I的緩存線。第四種技術方案為，每個緩存線有一個全局使用Global Used標識位,其管理步驟如下當緩存線第一次裝入緩存時,全局Global Used標識位置為1，除了正在訪問的地址所對應的子集的局部使用Sub-block Used標識位置I，其他子集的局部使用Sub-block Used標識位置O ;緩存線在緩存中命中時，如果命中的地址所對應的子集的局部使用Sub-blockUsed標識位為0，則置I ;如果命中的地址所對應的子集的局部使用Sub-blockUsed標識位已經為I,則置全局使用Global Used標識位為I ;替換時，首先替換全局使用Global Used標識位為O的緩存線，再替換全局使用GlobalUsed標識位為I的緩存線。第五種技術方案，該緩存由多個緩存線構成，且每個緩存線有多個數據字；每個緩存線的數據字按地址分為多個子集，且每個子集都設置一個用于記錄該子集訪問歷史的標識位，其管理步驟如下若子集對應的地址被訪問，則將該子集的標識位置為I ;若子集的標識位為I的數目達到預訂閥值或者設定條件時，則發出內存訪問的的預取命令。本專利技術較現有技術相比，具有以下優點及有益效果( I)本專利技術能確保CPU系統具有效地進行指令和數據的預取，能在指令和數據被真實使用前，提前發出請求從內存或者其他存儲機構將指令和數據取回到CPU中，能顯著地降低平均訪問延遲，從而提高運算速度。(2)本專利技術CPU系統中預取的指令和數據既可以單獨存放于一塊緩存區，也可以與非預取的指令和數據存放于同樣的緩存中，使用范圍較廣。(3)本專利技術采用的緩存替換算法，能確保CPU系統運行的穩定性，最大程度地降低緩存失誤，最少次數地對內存進行訪問。(4)本專利技術還具有防止WLRU緩存替換算法的過殺傷功能，因此能確保本專利技術的使用效果。附圖說明圖1為本專利技術涉及的CPU內部結構示意圖。圖2為本專利技術實施例1中的緩存線的存儲結構示意圖。圖3為本專利技術實施例1中緩存線發生替換時選擇被替換緩存線的流程圖。圖4A和圖4B為本專利技術實施例2中的緩存線的存儲結構示意圖。圖5A和圖5B為本專利技術實施例2中緩存線發生替換時選擇被本文檔來自技高網...

【技術保護點】
一種計算機緩存系統的管理方法，其特征在于：該緩存系統包括一個以上的緩存線，且每個緩存線均包含有一個或多個數據字，同時每個緩存線都有一個命中Hit標識位，所述緩存線的數據字為當前正在使用的或預取的；其管理步驟為：在緩存線裝載時，其命中Hit標識位被置為0；在緩存線命中時，命中Hit標識位被置為1；替換時，首先替換命中Hit標識位為0的緩存線，再替換命中Hit標識位為1的緩存線。

【技術特征摘要】

【專利技術屬性】
技術研發人員：鄒陽，王去非，
申請(專利權)人：廣州優倍達信息科技有限公司，
類型：發明
國別省市：