本發明專利技術公開了一種可實現DSP單板或多板JTAG調試的系統及調試方法，其中該系統包括多個DSP板；DSP板上設有輸入JTAG接口和輸出JTAG接口，以及連接在輸入JTAG接口和輸出JTAG接口之間的開關控制電路；DSP板上串聯的第一塊DSP芯片連接輸入JTAG接口，最后一塊DSP芯片連接輸出JTAG接口；單板調試時，單個DSP板的輸入JTAG接口直接與仿真器連接；多板調試時，多個DSP板通過JTAG互聯電纜連接。本發明專利技術在DSP板間連接JTAG互聯電纜即可自動切換為多板調試方式，去掉JTAG互聯電纜又成為單板方式，使用十分方便。本發明專利技術通過板間硬接線的方式還可以防止使用者的誤操作，具有較高的可靠性。
【技術實現步驟摘要】
本專利技術涉及基于JTAG標準的DSP調試方法，尤其涉及一種可實現DSP單板或多板JTAG調試的系統及調試方法。
技術介紹
目前,在DSP (Digital Signal Processing數字信號處理)系統的調試過程中，用JTAG (Joint Test Action Group聯合測試行動小組)進行DSP的硬件功能調試和軟件算法驗證是目前主流的調試手段。JTAG邊界掃描采用了 IEEE1149.1標準，該測試標準定義了使用JTAG的硬件結構和工作機制。其優點在于將復雜的電路板測試轉變成具有良好的結構性、可以通過軟件簡單而靈活處理。JTAG的工作原理可以歸結為在器件內部定義一個TAP (Test Access Port，測試訪問口)，通過專用的JTAG測試工具對內部節點進行測試和調試。其基本思想是在靠近芯片的輸入/輸出引腳上增加一個移位寄存器單元，也就是邊界掃描寄存器(Boundary-ScanRegister)。當芯片處于調試狀態時，邊界掃描寄存器可以將芯片和外圍的輸入/輸出隔離開來。通過邊界掃描寄存器單元，可以實現對芯片輸入/輸出信號的觀察和控制。對于芯片的輸入引腳，可以通過與之相連的邊界掃描寄存器單元把信號(數據)加載到該引腳中去；對于芯片的輸出引腳，也可以通過與之相連的邊界掃描寄存器“捕獲”該引腳上的輸出信號。在正常的運行狀態下，邊界掃描寄存器對芯片來說是透明的，所以正常的運行不會受到任何影響。這樣，邊界掃描寄存器提供了一種便捷的方式用于觀測和控制所需調試的芯片。另外，芯片輸入/輸出引腳上的邊界掃描(移位)寄存器單元可以相互連接起來，任芯片的周圍形成一個邊界掃描鏈(Boundary-Scan Chain)。邊界掃描鏈可以串行地輸入和輸出，通過相應的時鐘信號和控制信號，就可以方便地觀察和控制處在調試狀態下的芯片。TAP (Test Access Port)是一個通用的端口，通過TAP可以訪問芯片提供的所有數據寄存器(DR)和指令寄存器(IR)。對整個TAP的控制是通過TAP控制器(TAP Controller)來完成的。在DSP的JTAG接口中主要有以下6個信號。其中，前4個信號在IEEE1149.1標準里是強制要求的。O TCK :時鐘信號，為JTAG的操作提供了一個獨立的、基本的時鐘信號。O TMS :模式選擇信號。TD1:數據輸入信號。OTDO:數據輸出信號。OTRST:復位信號。O EMU :仿真輸出信號，此信號為集電極開路輸出。JTAG邊界掃描是一個主要用于片上電路的測試標準，但實際應用中范圍十分廣泛。目前JTAG的應用范圍主要有兩大類一類用于測試芯片的電氣特性，檢測芯片是否有問題；另一類用于對各類芯片以及其外圍設備進行調試。一個含有JTAG調試接口模塊的DSP，只要時鐘正常，就可以通過JTAG接口訪問DSP的內部寄存器、掛在DSP總線上的設備以及內置模塊的寄存器。由于JTAG接口具有上述的優點，因此目前已廣泛應用于DSP系統的調試和測試中。對于一個由多板，每板包含多個DSP節點組成的系統，傳統的JTAG調試方法只能利用單個仿真器對單板內的多個DSP組成的JTAG菊花鏈進行調試，當需要對多板進行聯合調試時，則只能采用多個仿真器獨立調試的方式，如圖1所示。但在多板多節點的DSP系統中，JTAG接口主要有以下限制連接的物理距離有限、單個JTAG接口只支持單板調試。因而在具有多個DSP節點且分布在多個電路板上的情況下，單個JTAG電路無法滿足應用的需要。目前無論是國外還是國內，對此問題的解決方法為一般為采用多個JTAG電路、用多套仿真軟硬件的方式。這種方式的實現成本較高，達到單個JTAG電路的數倍以上，且適用范圍也比較有限，無法滿足對多板系統調試有較高同步要求的應用需要。
技術實現思路
本專利技術要解決的技術問題在于針對現有技術中無法對多板多DSP系統進行聯合調試的缺陷，提供一種可實現DSP單板或多板JTAG調試的系統及調試方法。本專利技術解決其技術問題所采用的技術方案是提供一種可實現DSP單板或多板JTAG調試的系統，該系統包括多個DSP板；所述DSP板上包括多個以菊花鏈方式串聯的DSP芯片；所述DSP板上設有輸入JTAG接口和輸出JTAG接口，以及連接在所述輸入JTAG接口和所述輸出JTAG接口之間的開關控制電路；所述DSP板上串聯的第一塊DSP芯片連接所述輸入JTAG接口，最后一塊DSP芯片連接所述輸出JTAG接口 ；單板調試時，單個DSP板的輸入JTAG接口直接與仿真器連接，所述開關控制電路控制該板的菊花鏈閉合，使多個DSP芯片與所述仿真器形成JTAG調試回路；多板調試時，多個DSP板通過JTAG互聯電纜連接，其中第一個DSP板上的輸入JTAG接口與仿真器連接，第二個至最后一個DSP板的輸入JTAG接口依次通過JTAG互聯電纜連接到前一個DSP板的輸出JTAG接口，多個DSP板上的所述開關控制電路控制該板的菊花鏈打開，使多個DSP板之間形成板間菊花鏈，多個DSP板與所述仿真器形成JTAG調試回路。本專利技術所述的系統中，所述開關控制電路包括上拉電阻和帶有高電平使能控制端的單通道邏輯門；所述上拉電阻的一端與高電平信號連接，另一端與所述單通道邏輯門的高電平使能控制端連接，該高電平信號使所述單通道邏輯門處于使能狀態，該另一端還與所述板間JTAG接口的使能控制引腳連接，當多板調試時，所述使能控制引腳接入低電平信號，使所述單通道邏輯門處于禁能狀態；所述單通道邏輯門的輸入端連接DSP板的TDI，輸出端連接DSP板的TD0。本專利技術所述的系統中，所述開關控制電路包括下拉電阻和帶有低電平使能控制端的單通道邏輯門；所述下拉電阻的一端與低電平信號連接，另一端與所述單通道邏輯門的低電平使能控制端連接，該低電平信號使所述單通道邏輯門處于使能狀態，該另一端還與所述板間JTAG接口的使能控制引腳連接，當多板調試時，所述使能控制引腳接入高電平信號，使所述單通道邏輯門處于禁能狀態；所述單通道邏輯門的輸入端連接DSP板的TDI，輸出端連接DSP板的TD0。本專利技術所述的系統中，所述單通道邏輯門為獨立的邏輯器件，或通過FPGA和CPLD器件實現。本專利技術所述的系統中，所述輸入JTAG接口包括IEEE1149.1標準規定的信號引腳/TRST、TCK、TMS、TDI和TD0，以及引腳/EMU、KEY、GND和CTL，其中引腳/EMU為仿真輸出信號，該輸出信號為集電極開路輸出信號，KEY為防錯插引腳，GND為板內的信號地，CTL連接前一個DSP板的開關控制電路的使能控制端；所述輸出JTAG接口包括IEEE1149.1標準規定的信號引腳/TRST、TCK、TMS、TDI和TD0,以及引腳/EMU、KEY、GND和EN，其中EN為使能控制引腳，連接所在DSP板的開關控制電路的使能控制端。本專利技術所述的系統中，每個DSP板上還設有時鐘信號驅動電路，與每個DSP芯片的時鐘輸入引腳連接。本專利技術解決其技術問題所采用的另一技術方案是提供一種多板多DSP的JTAG調試方法，包括以下步驟將同一個DSP板中的多塊DSP芯片以菊花鏈的方式串聯在一個JTAG鏈路中；在每個DSP板中設置輸入JTAG接口和輸出JTAG接口，以及在所述輸入JTAG接口和所述輸出本文檔來自技高網...
【技術保護點】
一種可實現DSP單板或多板JTAG調試的系統，其特征在于，該系統包括多個DSP板；所述DSP板上包括多個以菊花鏈方式串聯的DSP芯片；所述DSP板上設有輸入JTAG接口和輸出JTAG接口，以及連接在所述輸入JTAG接口和所述輸出JTAG接口之間的開關控制電路；所述DSP板上串聯的第一塊DSP芯片連接所述輸入JTAG接口，最后一塊DSP芯片連接所述輸出JTAG接口；單板調試時，單個DSP板的輸入JTAG接口直接與仿真器連接，所述開關控制電路控制該板的菊花鏈閉合，使多個DSP芯片與所述仿真器形成JTAG調試回路；多板調試時，多個DSP板通過JTAG互聯電纜連接，其中第一個DSP板上的輸入JTAG接口與仿真器連接，第二個至最后一個DSP板的輸入JTAG接口依次通過JTAG互聯電纜連接到前一個DSP板的輸出JTAG接口，多個DSP板上的所述開關控制電路控制該板的菊花鏈打開，使多個DSP板之間形成板間菊花鏈，多個DSP板與所述仿真器形成JTAG調試回路。
【技術特征摘要】
【專利技術屬性】
技術研發人員：薛永輝，袁浩，許霄龍，
申請(專利權)人：中船重工武漢凌久電子有限責任公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。