一種驗證專用集成電路的裝置和方法制造方法及圖紙

本發明專利技術公開了一種驗證專用集成電路的裝置和方法。在本發明專利技術中，設計一個模擬射頻部分的發送與接收的邏輯模塊，通過該邏輯模塊將測試終端提供的測試數據進行射頻部分的處理后傳遞給LTE?ASIC，以及將LTE?ASIC根據測試數據進行相應處理后反饋的反饋數據進行射頻部分的處理后傳遞給測試終端，使得測試終端能根據發送給邏輯模塊的測試數據和從邏輯模塊所接收的反饋數據對LTE?ASIC進行驗證。本發明專利技術的技術方案，使得在LTE?ASIC的初步試產階段，不再需要送到封裝測試廠內的機臺上進行驗證測試，而是利用一個計算機和采用FPGA設計的邏輯模塊在實驗室內就可以完成對LTEASIC的快速驗證，節省成本。

【技術實現步驟摘要】

本專利技術涉及專用集成電路開發
，特別涉及。
技術介紹
LTE (Long Term Evolution,長期演進)ASIC (Application SpecificIntegratedCircuit，專用集成電路)在生產后需要驗證，以確定LTE ASIC是否能夠按照既定的要求工作。目前，對LTE ASIC進行驗證時，需要送到封裝測試廠內的機臺上進行驗證，并需要設計配合此機臺的專用測試向量。這種驗證方式費用高，且必須安排時程，一般是在大批量生產的情況才會利用此方式。在初步試產，少量的LTE ASIC進行驗證時，可能需要頻繁調整LTE ASIC中各功能對應的參數或者技術指標，而現有的這種測試機臺采用專用測試向量的方法還不能滿足這樣靈活多變的驗證要求?？梢姡壳斑€沒有一種可行的能夠在實驗室內快速地對LTE ASIC進行驗證的方案。
技術實現思路
有鑒于此，本專利技術提供可以，使得能夠在實驗室內快速地對LTE ASIC進行驗證。為達到上述目的，本專利技術的技術方案是這樣實現的本專利技術公開了一種驗證專用集成電路的裝置，該裝置適于驗證長期演進專用集成電路LTE ASIC，該裝置包括通用串行總線USB接口單元和數據轉換單元；所述USB接口單元，用于接收來自測試終端的USB測試數據包并發送給所述數據轉換單元，以及，接收來自所述數據轉換單元的USB反饋數據包并發送給所述測試終端，使得所述測試終端能夠根據發送的所述USB測試數據包和接收的所述USB反饋數據對所述LTE ASIC進行驗證；所述數據轉換單元，用于對接收到的所述USB測試數據包進行解析，并對解析出的第一測試數據進行速率轉換，獲得第二測試數據發送給所述LTEASIC，以及接收所述LTEASIC對所述第二測試數據進行處理后發送的第一反饋數據，對所述第一反饋數據進行速率轉換，獲得第二反饋數據，對所述第二反饋數據進行打包得到USB反饋數據包，并發送給所述USB接口單元，其中，所述第二測試數據的速率是所述第一測試數據的速率的兩倍，所述第一反饋數據的速率是所述第二反饋數據的速率的兩倍。本專利技術還公開了一種驗證專用集成電路的方法，該方法適于驗證長期演進專用集成電路LTE ASIC，設計一個模擬射頻部分的發送與接收的邏輯模塊，則該方法包括所述邏輯模塊通過通用串行總線USB接口接收來自測試終端的USB測試數據包；所述邏輯模塊對所述USB測試數據包進行解析，并對解析出的第一測試數據進行速率轉換，獲得第二測試數據發送給所述LTE ASIC，其中，所述第二測試數據的速率是所述第一測試數據的速率的兩倍；所述邏輯模塊接收所述LTE ASIC對所述第二測試數據進行處理后發送的第一上行反饋數據；所述邏輯模塊對所述第一反饋數據進行速率轉換，獲得第二反饋數據并打包得到USB反饋數據包，其中，所述第一反饋數據的速率是所述第二反饋數據的速率的兩倍；所述邏輯模塊通過所述USB接口將所述USB反饋數據包發送給所述測試終端，使得所述測試終端能夠根據發送的所述USB測試數據包和接收的所述USB反饋數據對所述LTE ASIC進行驗證。有上述可見，本專利技術這種設計一個模擬射頻部分的發送與接收的邏輯模塊，通過該邏輯模塊將測試終端提供的模擬仿真測試數據進行模擬射頻部分的處理后傳遞給LTEASIC，以及將LTE ASIC根據測試數據進行相應處理后反饋的反饋數據進行模擬射頻部分的處理后傳遞給測試終端，使得測試終端能夠根據發送給邏輯模塊的模擬仿真測試數據和從邏輯模塊所接收的反饋數據對LTE ASIC進行驗證的技術方案，使得在LTE ASIC的初步試產階段，不再需要送到封裝測試廠內的機臺上進行驗證測試，而是利用一個計算機和采用FPGA設計的邏輯模塊在實驗室內就可以完成對LTE ASIC的快速驗證。附圖說明圖I是本專利技術實施例一中的驗證專用集成電路的方案的原理框圖；圖2是本專利技術實施例一中的驗證專用集成電路的裝置的結構框圖；圖3是本專利技術實施例一中的驗證專用集成電路的裝置的進一步詳細結構框圖；圖4是本專利技術實施例一中的驗證專用集成電路的裝置的更進一步詳細結構框圖；圖5是本專利技術實施例一中的下行數據部分的時序圖；圖6是本專利技術實施例一中的上行數據部分的時序圖；圖7是本專利技術實施例二中的驗證專用集成電路的方案的原理框圖；圖8是本專利技術實施例二中的驗證專用集成電路的裝置的結構框圖；圖9是本專利技術實施例三中的一種驗證專用集成電路的方法的流程圖。具體實施例方式本專利技術的核心思想是利用FPGA (Field — Programmable Gate Array,現場可編程門陣列)設計一個模擬射頻部分的發送與接收的邏輯模塊，通過該邏輯模塊將測試終端(如外部的計算機等)提供的模擬仿真測試數據進行模擬射頻部分的處理后傳遞給LTEASIC，以及將LTE ASIC對測試數據進行的處理返回反饋的數據進行模擬射頻部分的處理后傳遞給測試終端，使得測試終端能夠根據發送給邏輯模塊的模擬仿真測試數據和從邏輯模塊所接收的反饋數據對LTE ASIC進行驗證。為使本專利技術的目的、技術方案和優點更加清楚，下面將結合附圖對本專利技術實施方式作進一步地詳細描述。實施例一圖I是本專利技術實施例一中的驗證專用集成電路的方案的原理框圖。如圖I所示，左側方框為待驗證的LTE ASIC 11，右側方框為測試終端13，中間的方框為本專利技術中設計的一個模擬RF (Radio Frequency，射頻)部分的發送與接收的邏輯模塊FPGA 12。FPGA 12與測試終端13通過USB (UniversalSerial BUS，通用串行總線)接口通訊。在本專利技術的實施例一中，測試終端13可以是計算機。在本專利技術的其他實施例中，測試終端13也可以是能夠生成測試數據，并能夠根據測試數據和反饋數據進行LTE ASIC驗證的其他形式的數據處理裝置。圖I中的邏輯模塊FPGA 12可以模擬射頻部分的的ADC和ADC的發送與接收，替代實際天線，利用USB串口與測試終端13相連提供天線模擬數據資料，最終在測試終端13上使用仿真軟件對比結果，對LTE ASIC進行驗證。LTE的RX和TX訊號為(Double Data Rate，雙倍速率)信號，TX (ADC)部分需提供幀使能信號并確保與發送的DDR信號的時序問題，RX (DAC)部分需使用異步FIFO同步DDR模塊與內部邏輯模塊，并產生出有效的使能訊號。因此，在專利技術實施例一中的FPGA部分的設計如圖2至4所示。圖2是本專利技術實施例一中的驗證專用集成電路的裝置的結構框圖。該驗證專用集成電路的裝置即為圖I中的邏輯模塊FPGA 12，用于驗證LTE ASIC110如圖2所示，該驗證專用集成電路的裝置包括USB接口單元21和數據轉換單元20 ;其中USB接口單元21，用于接收來自測試終端的USB測試數據包并發送給數據轉換單元20，以及，接收來自數據轉換單元20的USB反饋數據包并發送給測試終端，使得測試終端能夠根據發送的USB測試數據包和接收的USB反饋數據對LTE ASIC進行驗證；數據轉換單元20，用于對接收到的USB測試數據包進行解析，并對解析出的第一測試數據進行速率轉換，獲得第二測試數據發送給LTEASIC，以及接收LTE ASIC對第二測試數據進行處理后發送的第一反饋數據，對第一反饋數據進本文檔來自技高網...

【技術保護點】
一種驗證專用集成電路的裝置，該裝置適于驗證長期演進專用集成電路LTE?ASIC，其特征在于，該裝置包括：通用串行總線USB接口單元和數據轉換單元；所述USB接口單元，用于接收來自測試終端的USB測試數據包并發送給所述數據轉換單元，以及，接收來自所述數據轉換單元的USB反饋數據包并發送給所述測試終端，使得所述測試終端能夠根據發送的所述USB測試數據包和接收的所述USB反饋數據對所述LTE?ASIC進行驗證；所述數據轉換單元，用于對接收到的所述USB測試數據包進行解析，并對解析出的第一測試數據進行速率轉換，獲得第二測試數據發送給所述LTEASIC，以及接收所述LTE?ASIC對所述第二測試數據進行處理后發送的第一反饋數據，對所述第一反饋數據進行速率轉換，獲得第二反饋數據，對所述第二反饋數據進行打包得到USB反饋數據包，并發送給所述USB接口單元，其中，所述第二測試數據的速率是所述第一測試數據的速率的兩倍，所述第一反饋數據的速率是所述第二反饋數據的速率的兩倍。

【技術特征摘要】

【專利技術屬性】
技術研發人員：王亮，王帥鵬，
申請(專利權)人：北京創毅訊聯科技股份有限公司，
類型：發明
國別省市：