一種多負載拓撲硬件架構，包括一用于發送驅動信號的信號發送端，該信號發送端通過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大于第三傳輸線且其差異值大于該驅動信號的信號傳輸速度與信號上升時間的乘積，其特征在于：所述第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。上述多負載拓撲硬件架構可提高系統的穩定性。
【技術實現步驟摘要】
本專利技術涉及一種多負載拓撲硬件架構。
技術介紹
電子技術的發展使得IC (集成電路)的工作速度越來越快，工作頻率越來越高，其上設計的負載即芯片數也越來越多，于是設計者在設計時經常需要將一個信號發送端連接至兩個甚至多個芯片，用于為所述兩個甚至多個芯片提供信號。 參照圖1，其為現有技術中多負載拓撲硬件架構圖，其中包含有一信號發送端10及兩個接收端20、30，其中所述信號發送端10與兩個接收端20、30之間采用菊花鏈拓撲架構相連接。在此架構中，驅動信號是從信號發送端10出發沿傳輸線到達各接收端，由于各接收端分布不均勻，即從所述信號發送端10出發的信號到達各接收端所經過的傳輸線長度會有所不同，而所述驅動信號每經過一段距離的傳輸線就會存在一定時間的延遲，如果兩傳輸線的長度差異大于所述驅動信號的信號傳輸速度與信號上升時間的乘積，則所述兩傳輸線所連接的接收端所接收到的信號將會明顯不同步；同時，由于各接收端之間的距離相差較大，導致較遠接收端的反射信號會反射至其他較近接收端處，從而使得距離較近的接收端所接收的信號產生疊加，此時會使其波形在上升期間產生非單調(non-monotonic)現象，影響了信號的完整性及其功能，導致時序和數字運算錯誤。請繼續參照圖2，其為對圖I中多負載所接收的信號進行仿真驗證的波形圖，其中信號曲線22、33分別對應為接收端20、30的信號仿真曲線，從圖中我們可以看出，所述接收端20對應的信號仿真曲線22在上升期間產生嚴重的非單調現象(即O. 8V至2. IV期間出現反復的現象)，其有可能會影響信號的完整性，更有可能導致時序和數字運算錯誤。專利技術內容鑒于以上內容，有必要提供一種多負載拓撲硬件架構，用于減弱接收端所接收的信號的非單調性，以提升系統工作的穩定性。—種多負載拓撲硬件架構，包括一用于發送驅動信號的信號發送端，該信號發送端通過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大于第三傳輸線且其差異值大于該驅動信號的信號傳輸速度與信號上升時間的乘積，所述第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。一種多負載拓撲硬件架構，包括一用于發送驅動信號的信號發送端，該信號發送端通過一第一傳輸線連接至一第一連接點，該第一連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二連接點，該第二連接點經由第四及第五傳輸線分別連接至一第二接收端及一第三接收端，該第二傳輸線長度小于第一連接點與第二接收端之間的傳輸線長度且其差異值大于驅動信號的信號傳輸速度與信號上升時間的乘積，該第四傳輸線長度大于第五傳輸線長度且其差異值大于驅動信號的信號傳輸速度與信號上升時間的乘積，該第二傳輸線與一第一電容的一端相連，該第一電容的另一端接地，且該第一電容靠近第一接收端設置；該第五傳輸線與第二電容的一端相連，該第二電容的另一端接地，且該第二電容靠近第三接收端設置。上述多負載拓撲架中，通過在較短的第三傳輸線或第二傳輸線及第五傳輸線處連接電容，以使得較短的傳輸線上的信號的上升沿時間變緩，從而可消除因等待較長的傳輸線上的信號反射而在較短的傳輸線上產生的非單調現象，進而改善整個架構的信號質量。附圖說明下面結合附圖及較佳實施方式對本專利技術作進一步詳細描述。圖I為現有技術中多負載拓撲硬件架構的示意圖。圖2為對圖I中多負載所接收的信號進行仿真驗證的波形圖。圖3為本專利技術多負載拓撲硬件架構的較佳實施方式的架構示意圖。圖4為對圖3中多負載所接收的信號進行仿真驗證的波形圖。圖5為本專利技術多負載拓撲硬件架構的另一較佳實施方式的架構示意圖。主要元件符號說明權利要求1.一種多負載拓撲硬件架構，包括一用于發送驅動信號的信號發送端，該信號發送端通過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大于第三傳輸線且其差異值大于該驅動信號的信號傳輸速度與信號上升時間的乘積，其特征在于該第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。2.如權利要求I所述的多負載拓撲硬件架構，其特征在于該第一傳輸線上靠近信號發送端的位置設置一電阻，該電阻的阻值與信號發送端的輸出阻值相匹配。3.一種多負載拓撲硬件架構，包括一用于發送驅動信號的信號發送端，該信號發送端通過一第一傳輸線連接至一第一連接點，該第一連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二連接點，該第二連接點經由第四及第五傳輸線分別連接至一第二接收端及一第三接收端，該第二傳輸線長度小于第一連接點與第二接收端之間的傳輸線長度且其差異值大于驅動信號的信號傳輸速度與信號上升時間的乘積，該第四傳輸線長度大于第五傳輸線長度且其差異值大于驅動信號的信號傳輸速度與信號上升時間的乘積，其特征在于該第二傳輸線與一第一電容的一端相連，該第一電容的另一端接地，且該第一電容靠近第一接收端設置；該第五傳輸線與第二電容的一端相連，該第二電容的另一端接地，且該第二電容靠近第三接收端設置。4.如權利要求3所述的多負載拓撲硬件架構，其特征在于該第一傳輸線上靠近信號發送端的位置設置一電阻，該電阻的阻值與信號發送端的輸出阻值相匹配。全文摘要一種多負載拓撲硬件架構，包括一用于發送驅動信號的信號發送端，該信號發送端通過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大于第三傳輸線且其差異值大于該驅動信號的信號傳輸速度與信號上升時間的乘積，其特征在于所述第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。上述多負載拓撲硬件架構可提高系統的穩定性。文檔編號H03K19/00GK102957411SQ20111024571公開日2013年3月6日 申請日期2011年8月25日 優先權日2011年8月25日專利技術者羅世飄, 周華麗, 白家南, 許壽國 申請人:鴻富錦精密工業(深圳)有限公司, 鴻海精密工業股份有限公司本文檔來自技高網...
【技術保護點】
一種多負載拓撲硬件架構，包括一用于發送驅動信號的信號發送端，該信號發送端通過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大于第三傳輸線且其差異值大于該驅動信號的信號傳輸速度與信號上升時間的乘積，其特征在于：該第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。
【技術特征摘要】
【專利技術屬性】
技術研發人員：羅世飄，周華麗，白家南，許壽國，
申請(專利權)人：鴻富錦精密工業深圳有限公司，鴻海精密工業股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。