半導體器件制造技術

本發明專利技術的實施例涉及半導體器件。在可靠性上改進一種半導體器件。在一個半導體芯片中形成用于切換的功率MOSFET以及面積比功率MOSFET更小的、用于感測功率MOSFET中流動的電流的感測MOSFET。在芯片裝配部分之上裝配并且在樹脂中密封半導體芯片。金屬板鍵合到用于輸出功率MOSFET中流動的電流的第一源極焊盤和第二源極焊盤。用于感測功率MOSFET的源極電壓的第三源極焊盤在未與金屬板重疊的位置。在形成第三焊盤的源極接線與形成第一焊盤和第二焊盤的另一源極接線之間的耦合部分在與金屬板重疊的位置。

【技術實現步驟摘要】
半導體器件相關申請的交叉引用于2011年8月26日提交的第2011-184430號日本專利申請的公開內容(包括說明書、附圖和摘要)通過引用而整體結合于此。
本專利技術涉及一種半導體器件，并且具體地涉及一種在應用于如下半導體器件時有效的技術，在該半導體器件中，在樹脂中密封形成有切換晶體管的半導體芯片。
技術介紹
近年來，為了實現電源電路等的小型化和高速響應，在電源電路中使用的功率MOSFET(金屬氧化物半導體場效應晶體管)已變得尋常。具體而言，臺式個人計算機、筆記本型個人計算機、服務器、游戲機等的CPU(中央處理單元)、DSP(數字信號處理器)等往往電流更大并且操作頻率更高。因而，為了允許功率MOSFET(該功率MOSFET形成用于控制CPU或者DSP的電源的非絕緣型DC-DC轉換器)適應大電流和高操作頻率，已經促進其技術發展。作為電源電路的示例而廣泛使用的DC-DC轉換器具有如下配置，在該配置中，用于高側開關的功率MOSFET和用于低側開關的功率MOSFET相互串聯耦合。用于高側開關的功率MOSFET具有用于控制DC-DC轉換器的切換功能，而用于低側開關的功率MOSFET具有用于同步整流的切換功能。兩個功率MOSFET在同步之時交替地接通/關斷以由此實現電源電壓的轉換。公開號為2002-314086的日本待審專利(專利文獻1)公開了具有感測端子的MOSFET，其中在芯片的表面附近提供感測焊盤，并且在感測焊盤之下緊接布置感測部分作為感測端子。為了解決由于對鍵合接線的壓縮鍵合的影響而在芯片中出現裂縫的問題，這一公開文獻描述如下技術，在該技術中，與感測部分相鄰提供其中未設置單元的平面區域并且在其之上提供感測焊盤電極。公開號為2008-17620的日本待審專利(專利文獻2)描述了一種與半導體器件有關的技術，在該技術中，在一個封裝中裝配第一半導體芯片、第二半導體芯片和第三半導體芯片。第一芯片是第一功率MOSFET、第二半導體芯片是第二功率MOSFET，并且第三半導體芯片包括用于驅動第一功率MOSFET和第二功率MOSFET的驅動電路。[相關領域文獻][專利文獻][專利文獻1]公開號為2002-314086的日本待審專利[專利文獻2]公開號為2008-17620的日本待審專利
技術實現思路
作為進行研究的結果，本專利技術人已經獲得以下發現：本專利技術人已經研究通過在一個半導體芯片中形成切換功率MOSFET和面積比功率MOSFET更小的、用于感測功率MOSFET中流動的電流的感測MOSFET、經由傳導鍵合材料在芯片裝配部分之上裝配半導體芯片并且密封它們而獲得的半導體器件。半導體器件借助感測MOSFET感測功率MOSFET中流動的電流，并且根據感測MOSFET中流動的電流控制功率MOSFET。例如，當基于感測MOSFET中流動的電流確定過量電流在功率MOSFET中流動時，強制地關斷功率MOSFET以保護半導體器件和使用半導體器件的電子設備。在半導體器件中，大電流流動，從而使得使用金屬板作為如下傳導耦合構件，該傳導耦合構件鍵合到半導體芯片的鍵合焊盤。然而，當金屬板鍵合到半導體芯片時，如果鍵合位置移置并且金屬板鍵合的位置從一個制造的半導體器件變化到另一半導體器件，則功率MOSFET中流動的電流與感測MOSFET中流動的電流之間的比率從一個半導體器件變化到另一半導體器件。因而借助感測MOSFET感測功率MOSFET中流動的電流的精確性可能下降，這降低半導體器件的可靠性。本專利技術的目的是提供一種可以提高半導體器件的可靠性的技術。本專利技術的上述和其它目的以及新穎特征將從本說明書和附圖中的陳述中變得清楚。下文是在本申請中公開的本專利技術的一個有代表性的方面概括的簡述。根據一個代表性實施例的半導體器件是如下半導體器件，在該半導體器件中，半導體芯片鍵合到芯片裝配部分的上上表面，并且密封于樹脂中。半導體芯片形成有主MOSFET和面積比主MOSFET更小的、用于感測主MOSFET中流動的電流的感測MOSFET。導體板鍵合到用于輸出主MOSFET中流動的電流的第一源極焊盤。用于感測主MOSFET的源極電壓的第二源極焊盤在未與導體板重疊的位置，并且在形成第二源極焊盤的源極接線與形成第一源極焊盤的源極接線之間的耦合部分在與導體板重疊的位置。根據另一代表性實施例的半導體器件是如下半導體器件，在該半導體器件中，第一半導體芯片和第二半導體芯片鍵合到第一芯片裝配部分和第二芯片裝配部分的相應上表面并且密封于樹脂中。第一半導體芯片形成有主MOSFET和面積比主MOSFET更小的、用于感測主MOSFET中流動的電流的感測MOSFET。導體板鍵合到用于輸出主MOSFET中流動的電流的第一源極焊盤。第二半導體芯片形成有用于控制主MOSFET和感測MOSFET的控制電路。第二半導體芯片的焊盤用接線耦合到導體板。根據又一代表性實施例的半導體器件是如下半導體器件，在該半導體器件中，第一半導體芯片、第二半導體芯片和第三半導體芯片鍵合到第一芯片裝配部分、第二芯片裝配部分和第三芯片裝配部分的相應上表面并且密封于樹脂中。第一半導體芯片形成有主MOSFET和面積比主MOSFET更小的、用于感測主MOSFET中流動的電流的感測MOSFET。用于輸出第一半導體芯片的主MOSFET中流動的電流的第一源極焊盤經由導體板電耦合到第三芯片裝配部分。第三半導體芯片也形成有MOSFET。第二半導體芯片形成有用于控制第一半導體芯片的主MOSFET和感測MOSFET以及第三半導體芯片的MOSFET的控制電路。第二半導體芯片的焊盤用接線耦合到第三芯片裝配部分。下文是在本申請中公開的本專利技術的代表性的方面可實現的效果的簡述。根據每個代表性實施例，可以提高半導體器件的可靠性。附圖說明圖1是電路圖，其示出了使用本專利技術的實施例的半導體器件的電子設備的示例；圖2是作為本專利技術的實施例的半導體器件的透視平面圖；圖3是作為本專利技術的實施例的半導體器件的透視平面圖；圖4是作為本專利技術的實施例的半導體器件的透視平面圖；圖5是作為本專利技術的實施例的半導體器件的橫截面圖；圖6是作為本專利技術的實施例的半導體器件的橫截面圖；圖7是作為本專利技術的實施例的半導體器件的橫截面圖；圖8是示出了作為本專利技術的實施例的半導體器件的裝配示例的主要部分平面圖；圖9是圖8的裝配示例的側視圖；圖10是示出了在作為本專利技術的實施例的半導體器件中使用的半導體芯片的芯片布局的平面圖；圖11是示出了在作為本專利技術的實施例的半導體器件中使用的半導體芯片的芯片布局的平面圖；圖12是示出了在作為本專利技術的實施例的半導體器件中使用的半導體芯片的芯片布局的平面圖；圖13是示出了在作為本專利技術的實施例的半導體器件中使用的半導體芯片的主要部分橫截面圖；圖14是示出了在作為本專利技術的實施例的半導體器件中使用的半導體芯片的主要部分橫截面圖；圖15是示出了在作為本專利技術的實施例的半導體器件中使用的半導體芯片的主要部分橫截面圖；圖16是示出了在作為本專利技術的實施例的半導體器件中使用的半導體芯片的主要部分橫截面圖；圖17是示出了本專利技術人研究的半導體芯片的芯片布局的平面圖；圖18是示出了本專利技術人研究的半導體芯片的芯片布局的平面圖；圖19是示出了本專利技術人研究的半導體芯片的芯片布局的平面圖；圖20是示出了金屬板鍵合到圖本文檔來自技高網...

【技術保護點】
一種半導體器件，包括：第一芯片裝配部分；第一導體部分；第一半導體芯片，具有第一主表面以及與所述第一主表面相對并且鍵合到所述第一芯片裝配部分的第一背表面；以及密封部分，在所述密封部分中密封所述第一半導體芯片以及所述第一芯片裝配部分和所述第一導體部分中的每個部分的至少部分，其中所述第一半導體芯片形成有第一MOSFET和第二MOSFET，所述第一MOSFET和第二MOSFET具有它們的相互電耦合的相應漏極和它們的相互電耦合的相應柵極，其中所述第一MOSFET形成于所述第一半導體芯片的所述第一主表面的第一區域中，而所述第二MOSFET是用于檢測所述第一MOSFET中流動的電流并且在所述第一半導體芯片的所述第一主表面的第二區域中形成的元件，其中所述第二區域具有比所述第一區域的面積更小的面積，其中電耦合到所述第一MOSFET和第二MOSFET的所述柵極的第一柵極焊盤、電耦合到所述第一MOSFET的源極的第一源極焊盤和第二源極焊盤以及電耦合到所述第二MOSFET的源極的第三源極焊盤形成于所述第一半導體芯片的所述第一主表面之上，其中電耦合到所述第一MOSFET和第二MOSFET的所述漏極的漏極電極形成于所述第一半導體芯片的所述第一背表面之上，其中所述第一半導體芯片的所述第一源極焊盤經由第一導體板電耦合到所述第一導體部分，其中所述第一源極焊盤是用于輸出所述第一MOSFET中流動的電流的焊盤，而所述第二源極焊盤是用于感測所述第一MOSFET的源極電壓的焊盤，其中所述第一源極焊盤由所述第一區域中形成的第一源極接線形成，而所述第二源極焊盤由第二源極接線形成，其中所述第二源極接線具有它的耦合到所述第一源極接線的一端，并且其中在平面圖中，所述第二源極焊盤在未與所述第一導體板重疊的位置，并且在所述第二源極接線與所述第一源極接線之間的耦合部分在與所述第一導體板重疊的位置。...

【技術特征摘要】
2011.08.26 JP 2011-1844301.一種半導體器件，包括：第一芯片裝配部分；第一導體引線部分；第一半導體芯片，具有第一主表面以及與所述第一主表面相對并且鍵合到所述第一芯片裝配部分的第一背表面；以及密封部分，在所述密封部分中密封所述第一半導體芯片以及所述第一芯片裝配部分和所述第一導體引線部分中的每個部分的至少部分，其中所述第一半導體芯片形成有第一MOSFET和第二MOSFET，所述第一MOSFET和第二MOSFET具有它們的相互電耦合的相應漏極和它們的相互電耦合的相應柵極，其中所述第一MOSFET形成于所述第一半導體芯片的所述第一主表面的第一區域中，以及所述第二MOSFET被配置用于檢測所述第一MOSFET中流動的電流并且在所述第一半導體芯片的所述第一主表面的第二區域中形成，其中所述第二區域具有比所述第一區域的面積更小的面積，其中電耦合到所述第一MOSFET和第二MOSFET的所述柵極的第一柵極焊盤、電耦合到所述第一MOSFET的源極的第一源極焊盤和第二源極焊盤以及電耦合到所述第二MOSFET的源極的第三源極焊盤形成于所述第一半導體芯片的所述第一主表面之上，其中電耦合到所述第一MOSFET和第二MOSFET的所述漏極的漏極電極形成于所述第一半導體芯片的所述第一背表面之上，其中所述第一源極焊盤和所述第二源極焊盤經由第一導體板電耦合到所述第一導體引線部分，其中所述第一半導體芯片的所述第一源極焊盤和所述第二源極焊盤被構造用于輸出所述第一MOSFET中流動的電流，以及所述第三源極焊盤被構造用于感測所述第一MOSFET的源極電壓，其中第一源極接線在所述第一源極焊盤和所述第二源極焊盤之上形成，以及第二源極接線在所述第三源極焊盤之上形成，其中所述第二源極接線具有經由耦合部分耦合到所述第一源極接線的一端，并且其中在平面圖中，所述第三源極焊盤被布置為使其不與所述第一導體板重疊，并且所述第二源極接線與所述第一源極接線的所述耦合部分被布置為使其與所述第一導體板重疊，使得所述第一導體板與所述第一源極焊盤和所述第二源極焊盤之間的電阻是獨立于所述第一導體板相對于所述第...

【專利技術屬性】
技術研發人員：宇野友彰，女屋佳隆，加藤浩一，工藤良太郎，七種耕治，
申請(專利權)人：瑞薩電子株式會社，
類型：發明
國別省市：