一種移位寄存器單元及陣列基板柵極驅動裝置制造方法及圖紙

本發明專利技術公開了一種移位寄存器單元及陣列基板柵極驅動裝置，用以實現移位寄存器單元輸出低噪聲的信號并實現移位寄存器單元的長期穩定工作。本發明專利技術提供的一種移位寄存器單元，包括：用于將第一工作電壓提供給上拉模塊的上拉節點的輸入模塊；連接上拉節點用于將上拉節點的電壓降為第二工作電壓的復位模塊；連接上拉節點用于存儲第一工作電壓，和向輸出端子提供第一時鐘信號的上拉模塊；用于將第三工作電壓提供給輸出端子的第一下拉模塊；將第二時鐘信號提供給下拉節點，和將第三工作電壓提供給下拉節點的第一下拉控制模塊；用于向上拉節點和輸出端子提供第三工作電壓的第二下拉模塊；用于將第二時鐘信號輸入到下拉節點的第二下拉控制模塊。

【技術實現步驟摘要】

本專利技術涉及液晶顯示驅動
，尤其涉及一種移位寄存器單元及陣列基板柵極驅動電路。
技術介紹
液晶顯示器具有低輻射、體積小及低耗能等優點，被廣泛地應用在筆本記電腦、平面電視或移動電話等資訊產品上。傳統液晶顯示器的方式是利用外部驅動芯片來驅動面板上的像素以顯示影像，但為了減少元件數目并降低制造成本，近年來逐漸發展成將驅動電路的結構直接制作于顯示面板上，例如通過將柵極驅動電路整合于液晶面板(gate onarray, GOA)技術實現的移位寄存器單元。但是，在應用產品的GOA設計中，如何降低輸出端的噪聲及使用最少的電路元器·件來實現移位寄存功能，并且保證薄膜晶體管TFT的負載循環的最小化來實現電路的長期穩定工作，是GOA設計的關鍵問題。如附圖I所示，為現有GOA技術中最基本的單元，該移位寄存器單元由4個薄膜晶體管和I個電容組成。在實際應用中，T2晶體管會因為由CLK對其產生的耦合電壓的影響使輸出端產生噪聲，且不能長期穩定工作。
技術實現思路
本專利技術提供了一種移位寄存器單元及陣列基板柵極驅動電路，用以實現移位寄存器單元輸出低噪聲的信號并實現移位寄存器單元的長期穩定工作。本專利技術提供的一種移位寄存器單兀，包括輸入模塊、復位模塊、上拉模塊、第一下拉模塊、第二下拉模塊和第一下拉控制模塊，第二下拉控制模塊；其中，所述輸入模塊響應于輸入信號線，用于將第一工作電壓提供給上拉模塊的上拉節點，其中上拉節點為輸入模塊的輸出節點；所述復位模塊連接上拉節點，響應于初始化信號，用于將上拉節點的電壓降為第二工作電壓；所述上拉模塊連接上拉節點，用于存儲第一工作電壓，和響應于上拉節點的電壓，向輸出端子提供第一時鐘信號；所述第一下拉模塊，響應于第二時鐘信號或初始化信號，用于將第三工作電壓提供給輸出端子；所述第一下拉控制模塊連接上拉節點，響應于第二時鐘信號將第二時鐘信號提供給下拉節點，和響應于上拉節點的電壓信號將第三工作電壓提供給下拉節點；所述第二下拉模塊，響應于下拉節點的電壓信號，用于向上拉節點和輸出端子提供第三工作電壓；所述第二下拉控制模塊響應于第一時鐘信號，用于將第二時鐘信號輸入到下拉節點。本專利技術提供的一種陣列基板柵極驅動裝置，包括級聯的上述移位寄存器單元。本專利技術實施例提供了一種移位寄存器單元和陣列基板柵極驅動裝置，增加了第二下拉控制模塊，在總體效果上，降低了輸出信號的噪聲，適用于單雙向掃描，而且降低了其余薄膜晶體管TFT的負載循環，減小了器件整體空間，實現了移位寄存器單元的長期穩定工作。附圖說明圖I為現有GOA技術移位寄存器單元基本單元的結構示意圖；圖2為本專利技術實施例提供的一種移位寄存器單元的結構示意圖；圖3為本專利技術實施例提供的另一種移位寄存器單元的結構示意圖；圖4為圖2和圖3中任一圖所示的移位寄存器單元的各信號端的時序信號圖；圖5為本專利技術實施例提供的一種陣列基板柵極驅動裝置結構示意圖。具體實施例方式本專利技術實施例提供了一種移位寄存器單元，包括輸入模塊、復位模塊、上拉模塊、第一下拉模塊、第二下拉模塊和第一下拉控制模塊，還包括第二下拉控制模塊；其中，所述輸入模塊響應于輸入信號，用于將第一工作電壓提供給上拉模塊的上拉節點，其中上拉節點為輸入模塊的輸出節點；所述復位模塊連接上拉節點，響應于初始化信號，用于將上拉節點的電壓降為第二工作電壓；所述上拉模塊連接上拉節點，用于存儲第一工作電壓，和響應于上拉節點的電壓，向輸出端子提供第一時鐘信號；所述第一下拉模塊，響應于第二時鐘信號或初始化信號，用于將第三工作電壓提供給輸出端子；所述第一下拉控制模塊連接上拉節點，響應于第二時鐘信號將第二時鐘信號提供給下拉節點，和響應于上拉節點的電壓信號將第三工作電壓提供給下拉節點；所述第二下拉模塊，響應于下拉節點的電壓信號，用于向上拉節點和輸出端子提供第三工作電壓；所述第二下拉控制模塊響應于第一時鐘信號，用于將第二時鐘信號輸入到下拉節點。較佳地，所述輸入模塊包括第一薄膜晶體管，其源極連接第一工作電壓，柵極連接輸入信號線，漏極連接上拉節點。較佳地，所述復位模塊包括第二薄膜晶體管，其源極連接上拉節點，柵極連接初始化信號線，漏極連接第二工作電壓。較佳地，所述上拉模塊，包括電容器，連接在上拉節點和輸出端子之間；第三薄膜晶體管，其源極連接第一時鐘信號線，柵極連接上拉節點，漏極連接輸出端子。較佳地，所述第一下拉模塊，包括第四薄膜晶體管，其源極連接輸出端子，柵極連接第二時鐘信號線或初始化信號線，漏極連接第三工作電壓。較佳地，所述第一下拉控制模塊，包括第五薄膜晶體管，其源極和柵極連接第二時鐘信號線，漏極連接下拉節點；第六薄膜晶體管，其源極連接第三工作電壓，柵極連接上拉節點，漏極連接下拉節點。較佳地，所述第二下拉模塊，包括第七薄膜晶體管，其源極連接上拉節點，柵極連接下拉節點，漏極連接第三工作電壓； 較佳地，所述第二下拉模塊，還包括第八薄膜晶體管，其源極連接輸出端子，柵極連接下拉節點，漏極連接第三工作電壓。較佳地，所述第二下拉控制模塊，包括第九薄膜晶體管，其源極連接第二時鐘信號線，柵極連接第一時鐘信號線，漏極連接下拉節點。下面結合附圖和具體實施例，對本專利技術進行詳細說明。實施例I本專利技術實施例I提供的一種移位寄存器單元，適用于雙向掃描，如圖2所示，該移位寄存器單元，包括輸入模塊101、復位模塊102、上拉模塊103、第一下拉模塊104、第二下拉模塊105和第一下拉控制模塊106，還包括第二下拉控制模塊107 ;其中，所述輸入模塊101響應于輸入信號INPUT，用于將第一工作電壓VDD提供給上拉模塊的上拉節點PU點，其中上拉節點為輸入模塊的輸出節點；所述復位模塊102連接上拉節點，響應于初始化信號RESET，用于將上拉節點的電壓降為第二工作電壓VSS;所述上拉模塊103連接上拉節點，用于存儲第一工作電壓VDD，和響應于上拉節點的電壓信號，向輸出端子OUTPUT提供第一時鐘信號CLK ；所述第一下拉模塊104,響應于第二時鐘信號CLKB,用于將第三工作電壓VGL提供給輸出端子OUTPUT ；所述第一下拉控制模塊105連接上拉節點I3U點，響應于第二時鐘信號CLKB將第二時鐘信號提供給下拉節點ro點，和響應于上拉節點的電壓信號將第三工作電壓VGL提供給下拉節點ro點；所述第二下拉模塊106，響應于下拉節點的電壓信號，用于向上拉節點PU點和輸出端子OUTPUT提供第三工作電壓VGL ；所述第二下拉控制模塊107響應于第一時鐘信號CLK,用于將第二時鐘信號輸入到下拉節點H)點。其中，輸入模塊101包括第一薄膜晶體M1，其源極連接第一工作電壓VDD，柵極連接輸入信號線INPUT，漏極連接上拉節點PU點。復位模塊102包括第二薄膜晶體管M2，其源極連接上拉節點PU點，柵極連接初始化信號線RESET，漏極連接第二工作電壓VSS。上拉模塊103，包括電容器Cl，連接在上拉節點PU點和輸出端子OUTPUT之間；第三薄膜晶體管M3，其源極連接第一時鐘信號CLK，柵極連接上拉節點PU點，漏極連接輸出端子OUTPUT。第一下拉模塊104，包括第四薄膜晶體管M4，其源極連接輸出端子OUTPUT，柵極連接第二時鐘信號CLKB，漏極連接第三工作電壓VGL。第一下拉控制模塊105，包括第五薄膜晶體管M5，其源極和柵本文檔來自技高網...

【技術保護點】
一種移位寄存器單元，其特征在于，包括輸入模塊、復位模塊、上拉模塊、第一下拉模塊、第二下拉模塊和第一下拉控制模塊，第二下拉控制模塊；其中，所述輸入模塊響應于輸入信號線，用于將第一工作電壓提供給上拉模塊的上拉節點，其中上拉節點為輸入模塊的輸出節點；所述復位模塊連接上拉節點，響應于初始化信號，用于將上拉節點的電壓降為第二工作電壓；所述上拉模塊連接上拉節點，用于存儲第一工作電壓，和響應于上拉節點的電壓，向輸出端子提供第一時鐘信號；所述第一下拉模塊，響應于第二時鐘信號或初始化信號，用于將第三工作電壓提供給輸出端子；所述第一下拉控制模塊連接上拉節點，響應于第二時鐘信號，將第二時鐘信號提供給下拉節點，并且響應于上拉節點的電壓信號，將第三工作電壓提供給下拉節點；所述第二下拉模塊，響應于下拉節點的電壓信號，用于向上拉節點和輸出端子提供第三工作電壓；所述第二下拉控制模塊響應于第一時鐘信號，用于將第二時鐘信號輸入到下拉節點。

【技術特征摘要】

【專利技術屬性】
技術研發人員：馬磊，陳東，陳希，
申請(專利權)人：北京京東方光電科技有限公司，
類型：發明
國別省市：