一種帶金屬帽蓋的銅互連結構及其制造方法技術

本發(fā)明專利技術公開了一種帶金屬帽蓋的銅互連結構及其制造方法，包括如下步驟：提供一半導體基底，所述半導體基底上形成有溝槽；在所述溝槽內(nèi)沉積擴散阻擋層并填充金屬銅；在所述溝槽上方形成硅化二銅層；對所述硅化二銅層進行處理，形成CuSiN金屬帽蓋，覆蓋所述溝槽內(nèi)金屬銅；在所述CuSiN金屬帽蓋及半導體基底表面形成第一刻蝕阻擋層。本發(fā)明專利技術通過采用新方法制造不同材質的金屬帽蓋，解決了現(xiàn)有技術中金屬帽蓋與銅粘附性差的問題，提高了器件可靠性，同時該制造方法可以后續(xù)刻蝕阻擋層的制備相兼容，降低了制造成本，提高生產(chǎn)效率。

【技術實現(xiàn)步驟摘要】

本專利技術涉及一種集成電路工藝制造技術，特別涉及。
技術介紹
在當前的銅互連工藝中，作為布線材料的銅具有幾個嚴重的缺點它可以快速進入相鄰的介質區(qū)域，可導致在兩互連線之間形成導通路徑，產(chǎn)生短路；同時銅與介質層的附著力也很差，很容易產(chǎn)生脫落(peeling)現(xiàn)象。目前，在銅互連形成后，需要在其上形成介質蓋帽層，由于銅與介質帽蓋層的附著力很差，仍然會有銅擴散的現(xiàn)象出現(xiàn)，進而使互聯(lián)線之間的擊穿電壓降低，引發(fā)器件的可靠性問題。為了解決銅與上覆介質帽蓋的粘附性問題，同時減少銅的電遷移，人們已提 出了一種金屬帽蓋的概念，即在金屬銅上覆蓋一層其他的物質，然后再淀積上層的阻擋層，以提高與上覆蓋阻擋層的附著力。目前已經(jīng)提出的最常見的金屬帽蓋材料是CoWP，它采用化學鍍的方法，它是利用氧化還原反應使金屬離子被還原沉積在基板表面；CoWP沉積完成后再淀積一層刻蝕阻擋層。然而，采用CoWP的缺點是，采用化學鍍方法沉積的金屬都可能降低漏電流特性，而且將CoWP引入到半導體標準工藝流程之前，由于其所使用的方法和設備均與之后的流程有所區(qū)別，需要對半導體集成重新開發(fā)，所以這種方法實際生產(chǎn)中面臨選擇性問題。
技術實現(xiàn)思路
本專利技術的目的在于提供了，解決現(xiàn)有金屬帽蓋與銅粘附性差的問題，同時可以提高生產(chǎn)效率。為解決上述問題，本專利技術提供了一種帶金屬帽蓋的銅互連結構的制造方法，其特征在于，包括 提供一半導體基底，所述半導體基底上形成有溝槽； 在所述溝槽內(nèi)沉積擴散阻擋層并填充金屬銅； 在所述溝槽上方形成硅化二銅層； 對所述硅化二銅層進行處理，形成CuSiN金屬帽蓋，覆蓋所述溝槽內(nèi)金屬銅； 在所述CuSiN金屬帽蓋及半導體基底表面形成第一刻蝕阻擋層。進一步的，所述半導體基底自下而上包括半導體襯底層，第二刻蝕阻擋層與超低K電介質材料層。進一步的，在所述溝槽上方形成硅化二銅層所采用方法為通入硅烷，并對所述硅烷進行分解。進一步的，通入所述硅烷的流量為150sccnT300sccm，分解溫度為200°C 400°C。進一步的，對所述硅化二銅層進行處理所采用的方法為通入氨氣，并對所述氨氣進行等離子分解。進一步的,通入所述氨氣的流量為50sccnTl50sccm,所述等離子分解所采用的功率為100W 200W。進一步的，在所述金屬帽蓋及半導體基底表面形成第一刻蝕阻擋層所采用的方法為等離子增強化學氣相沉積(PECVD)工藝。進一步的，在所述金屬帽蓋及半導體基底表面形成第一刻蝕阻擋層所采用的氣體為硅烷和甲烷，其中，所述硅烷流量為150sccnT300sccm，所述甲烷流量為40 sccnT90sccm。進一步的，在所述溝槽上方形成硅化二銅層前，還包括去利用化學機械研磨方法去除溝槽外多余的擴散阻擋層及金屬銅。進一步的，所述溝槽底部位于所述第二刻蝕阻擋層中，并暴露所述半導體襯底層。為了達到上述目的，本專利技術還提出一種帶金屬帽蓋的銅互連結構，其特征在于，包 括 半導體基底，所述半導體基底上形成有溝槽； 擴散阻擋層，形成于所述溝槽底部及側壁； 金屬銅，填充于所述溝槽內(nèi)； CuSiN金屬帽蓋，形成于所述溝槽上方，覆蓋所述溝槽內(nèi)金屬銅； 第一刻蝕阻擋層，形成于所述金屬帽蓋與半導體基底表面。進一步的,所述CuSiN金屬帽蓋的厚度為5nnTl0nm。進一步的，所述半導體基底自下而上包括半導體襯底層、第二刻蝕阻擋層與超低K電介質材料層。進一步的，所述溝槽底部位于所述第二刻蝕阻擋層中，暴露所述半導體襯底層。進一步的，所述第一刻蝕阻擋層材料為SiC。進一步的，所述擴散阻擋層材料為氮化鉭、鉭、氮化鈦及鈦中的一種或其組合。相比現(xiàn)有技術，本專利技術采用CuSiN材料制作金屬帽蓋，不僅增加了銅與上覆介質帽蓋的粘附性，同時減少了銅的電遷移和提高了銅的溫度依賴擊穿特性；相對于以往采用化學鍍方式制備CoWP材料金屬帽蓋的方式，本專利技術中CuSiN金屬帽蓋層以及后續(xù)刻蝕阻擋層的制備都可以在同一臺設備中同一個工藝腔(chamber)完成,工藝技術簡單,能和業(yè)界通用設備兼容，在降低制造成本的同時提高了產(chǎn)量(through put)ο附圖說明圖I為本專利技術制造一種帶金屬帽蓋的銅互連結構的一個較佳實施例的流程示意 圖2至圖6為采用圖I所示步驟形成一種帶金屬帽蓋的銅互連結構的剖面結構示意圖。具體實施例方式為使本專利技術的內(nèi)容更加清楚易懂，以下結合說明書附圖，對本專利技術的內(nèi)容作進一步說明。當然本專利技術并不局限于該具體實施例，本領域內(nèi)的技術人員所熟知的一般替換也涵蓋在本專利技術的保護范圍內(nèi)。其次，本專利技術利用示意圖對具體結構及方法進行了詳細的表述，在詳述本專利技術實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本專利技術的限定。圖I為本專利技術銅互連結構的制造方法的一個較佳實施例的流程示意 如圖I所示，執(zhí)行步驟S01，提供半導體基底，所述半導體基底自下而上包括半導體襯底層、第二刻蝕阻擋層與超低K電介質材料層； 執(zhí)行步驟S02，在所述半導體基底上形成溝槽，所述溝槽底部位于所述第二刻蝕阻擋層中，并暴露所述半導體襯底層； 執(zhí)行步驟S03，在所述溝槽中沉積擴散阻擋層并填充金屬銅； 執(zhí)行步驟S04，去除溝槽外多余的擴散阻擋層及金屬銅； 執(zhí)行步驟S05，在所述溝槽上方形成硅化二銅層； 執(zhí)行步驟S06，對所述硅化二銅層進行處理，形成CuSiN金屬帽蓋，覆蓋所述溝槽內(nèi)金屬銅。執(zhí)行步驟S07，在所述CuSiN金屬帽蓋及所述超低K電介質材料層表面形成第一刻蝕阻擋層。圖2至圖6為采用圖I所示步驟形成銅互連結構的剖面結構示意圖。以下將結合圖2至圖6，詳細說明本專利技術銅互連結構的制造方法。如圖2所示，提供一半導體基底100，所述半導體基底包括自下而上依次形成的半導體襯底層101，第二刻蝕阻擋層102和超低K電介質材料層(ULK) 103 ;所述半導體襯底101的材料可以為單晶硅、多晶硅、非晶硅中的一種，所述半導體襯底100的材料還可以是絕緣體上娃(SOI, Silicon On Insulator),或者其他半導體材料或娃上外延結構。所述第二刻蝕阻擋層102的材料可以是SiCN，所述第二刻蝕阻擋層102用于作為后續(xù)刻蝕超低K電介質材料層(ULK) 102步驟中的刻蝕停止層；所述超低K電介質材料103可以是SiCOH材料，其形成工藝可以采用現(xiàn)有的化學氣相沉積工藝。所述半導體基底100中形成有溝槽104，該溝槽通過對所述超低K電介質材料層(ULK) 103、第二刻蝕阻擋層102，進行刻蝕形成，所述溝槽底部位于所述第二刻蝕阻擋層102中，并暴露所述半導體襯底層101。如圖3所示，在所述溝槽內(nèi)形成擴散阻擋層105，并填充金屬銅106。所述擴散阻擋層105覆蓋所述溝槽側壁及底部并覆蓋所述超低K電介質材料層103表面上，所述擴散阻擋層105的材料可以為氮化鉭、鉭、氮化鈦及鈦中的一種或其組合，所述擴散阻擋層105可以是單層或者疊層結構。本實施例中，優(yōu)選的擴散阻擋層材料為鉭。所述金屬銅覆蓋所述擴散阻擋層105充滿所述溝槽。所述金屬銅的填充可以采用業(yè)界通用的電鍍方法實現(xiàn)。之后采用化學機械研磨(CMP)工藝去除所述溝槽外的擴散阻擋層及金屬銅，并采用業(yè)界通用的ST250清洗液，對溝槽內(nèi)金屬銅上表面進行清洗。如圖4所示，通入硅烷(SiH4),本文檔來自技高網(wǎng)...

【技術保護點】
一種帶金屬帽蓋的銅互連結構的制造方法，其特征在于，包括：提供一半導體基底，所述半導體基底上形成有溝槽；在所述溝槽內(nèi)沉積擴散阻擋層并填充金屬銅；在所述溝槽上方形成硅化二銅層；對所述硅化二銅層進行處理，形成CuSiN金屬帽蓋，覆蓋所述溝槽內(nèi)金屬銅；在所述CuSiN金屬帽蓋及半導體基底表面形成第一刻蝕阻擋層。

【技術特征摘要】

【專利技術屬性】
技術研發(fā)人員：曾紹海，
申請(專利權)人：上海集成電路研發(fā)中心有限公司，
類型：發(fā)明
國別省市：