多晶硅電阻器結(jié)構(gòu)及其制造方法、多晶硅電阻器技術(shù)

一種多晶硅電阻器結(jié)構(gòu)及其制造方法、多晶硅電阻器。多晶硅電阻器結(jié)構(gòu)制造方法包括：在硅片中形成隔離區(qū)；在隔離區(qū)上形成第一多晶硅層的側(cè)壁及第一多晶硅層；在第一多晶硅層上形成隔離物及第二多晶硅層，其中所述隔離物與第二多晶硅層不完全覆蓋第一多晶硅層的兩端；在第二多晶硅層上形成隔離物及第三多晶硅層，其中所述隔離物與第三多晶硅層不完全覆蓋第一多晶硅層的兩端，且不完全覆蓋的第二多晶硅層的兩端；以第三多晶硅層為掩膜進(jìn)行離子注入；利用金屬布線連接處于第一多晶硅層兩端暴露端和第二多晶硅層兩端暴露端；第一多晶硅層所形成的電阻與第二多晶硅層所形成的電阻通過(guò)串聯(lián)電連接以得到更大的電阻值。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及半導(dǎo)體制造領(lǐng)域，更具體地說(shuō)，本專利技術(shù)涉及一種多晶硅電阻器結(jié)構(gòu)及其制造方法。
技術(shù)介紹
在半導(dǎo)體芯片電路設(shè)計(jì)中，會(huì)大量的使用多晶硅電阻。一般電路設(shè)計(jì)人員多采用傳統(tǒng)的N型或P型多晶電阻，但這些電阻在制造過(guò)程中都需要硅化物阻擋層(salicide block layer, SAB)作為一個(gè)額外的掩膜以用于保護(hù)娃片表面,在其保護(hù)下,娃片不與其它 Ti,Co之類的金屬形成不期望的金屬硅化物，即需要增加一道光刻步驟。具體地說(shuō)，現(xiàn)有技術(shù)中的作為多晶硅電阻器的N型摻雜的多晶硅或者P型摻雜的多晶硅是通過(guò)在邏輯多晶硅 (本身是無(wú)摻雜的)上，進(jìn)行N型離子注入(通常是高濃度的硼(B)離子注入)或P型離子注入(通常是高濃度的磷(P)離子注入)而形成，它們都需要硅化物阻止層作為光罩。然而，硅化物阻止層的引入增大了工藝的復(fù)雜性，并且增大了制造成本。在現(xiàn)有技術(shù)的改進(jìn)方案中提出的存儲(chǔ)多晶硅電阻不需要硅化物阻擋層，降低了制造成本。但是，該多晶硅電阻是η型電阻，溫度系數(shù)較大；加之該多晶硅為摻雜濃度較高，因此電阻值較小，不利于降低電路面積。中國(guó)專利申請(qǐng)CN 102214560Α提出了一種利用存儲(chǔ)多晶硅MPOL形成多晶硅電阻器的方案，但是存儲(chǔ)多晶硅MPOL的最小寬度不能做得很小，由此限制了所制成的多晶硅電阻器的阻值大小，當(dāng)需要較大阻值的多晶硅電阻器時(shí)，需要很長(zhǎng)的存儲(chǔ)多晶硅條來(lái)實(shí)現(xiàn)大電阻，因此不利于節(jié)省芯片面積。因此，希望能夠提出一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大存儲(chǔ)多晶硅電阻率的簡(jiǎn)化多晶硅電阻器結(jié)構(gòu)制造方案。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡(jiǎn)化的多晶硅電阻器結(jié)構(gòu)制造方法以及相應(yīng)的多晶硅電阻器結(jié)構(gòu)。為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本專利技術(shù)的第一方面，提供了一種多晶硅電阻器結(jié)構(gòu)制造方法，其包括第一步驟，用于在硅片中形成隔離區(qū)；第二步驟，用于在隔離區(qū)上形成第一多晶硅層的側(cè)壁以及第一多晶硅層；第三步驟，用于在第一多晶硅層上形成隔離物； 第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層及其與第一多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端；第五步驟，用于在所述第二多晶硅層上形成隔離物及第三多晶硅層，其中所述第三多晶硅層及其與第二多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端，并且不完全覆蓋的第二多晶硅層的兩端(即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接)；第六步驟，用于以第三多晶硅層為掩膜進(jìn)行離子注入，以便在第一多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第一多晶娃層的未暴露的部分的表面不形成金屬娃化物，并且在第二多晶娃層的暴露的兩端的表面形成金屬硅化物，并且使第二多晶硅層的未暴露的部分的表面不形成金屬硅化物；以及第七步驟，用于利用金屬布線連接處于第一多晶硅層的兩端的暴露端和第二多晶硅層的兩端的暴露端；第一多晶硅層與第二多晶硅層所形成的疊層電阻結(jié)構(gòu)利用電連接位于同一方向的第一、第二多晶硅層的金屬硅化物端，通過(guò)串聯(lián)的方式電連接以得到更大的電阻值。優(yōu)選地，所述第一多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過(guò)程中用于源極線的多晶硅層的生產(chǎn)步驟制造出來(lái)的。優(yōu)選地，第一多晶硅層的側(cè)壁是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器生產(chǎn)過(guò)程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來(lái)的。優(yōu)選地，所述第二多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線多晶硅層的生產(chǎn)步驟制造出來(lái)的；第一、第二多晶硅層之間的隔離物是自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線與浮柵隔離層過(guò)程形成的。優(yōu)選地，所述第三多晶硅層是利用自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路M OS晶體管單元的柵極多晶硅層的生產(chǎn)步驟制造出來(lái)的；第二、第三多晶硅層之間的隔離物是柵極氧化層過(guò)程形成的。優(yōu)選地，制成的半導(dǎo)體電阻器形成在第一多晶硅層和第二多晶硅層中，第一多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過(guò)程中定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；第一多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過(guò)程中未暴露出來(lái)的第一多晶硅層的長(zhǎng)度決定。第二多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過(guò)程中定義字線光罩的圖形的寬度決定；第二多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過(guò)程中未暴露出來(lái)的第二多晶硅層的長(zhǎng)度決定。第二、第三多晶硅層的形狀由其各自的光罩圖形決定。根據(jù)本專利技術(shù)的第二方面，提供了一種多晶硅電阻器結(jié)構(gòu)，其包括在硅片中形成的隔離區(qū)、在隔離區(qū)上形成的第一多晶硅層及其側(cè)壁、在第一多晶硅層上形成的隔離物、在隔離物上形成的第二多晶硅層、以及在所述第二多晶硅層上形成的隔離物及第三多晶硅層； 其中，第二多晶硅層及其與第一多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端； 所述第三多晶硅層及其與第二多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端，并且不完全覆蓋的第二多晶硅層的兩端(即第一、第二多晶硅層都必須有不被完全覆蓋的兩端以形成金屬硅化物并用于電連接)；其中，在第一多晶硅層的暴露的兩端的表面形成有金屬硅化物，并且使第一多晶硅層的未暴露的部分的表面不形成金屬硅化物；并且，在第二多晶硅層的暴露的兩端的表面形成有金屬硅化物，并且使第二多晶硅層的未暴露的部分的表面不形成金屬娃化物。優(yōu)選地，所述第二多晶硅層為自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器的字線多晶硅層。優(yōu)選地，所述第三多晶硅層自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器周邊電路MOS晶體管單元的柵極多晶娃層。優(yōu)選地，半導(dǎo)體電阻器形成在第一多晶硅層和第二多晶硅層中，第一多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過(guò)程中定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；第一多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過(guò)程中未暴露出來(lái)的第一多晶硅層的長(zhǎng)度決定。第二多晶硅層所構(gòu)成的電阻部分的寬度方向由制造過(guò)程中定義字線光罩的圖形的寬度決定；第二多晶硅層所構(gòu)成的電阻部分的長(zhǎng)度方向由第三多晶硅層覆蓋的在金屬化工藝過(guò)程中未暴露出來(lái)的第二多晶硅層的長(zhǎng)度決定。第二、第三多晶硅層的形狀由其各自的光罩圖形決定。根據(jù)本專利技術(shù)的第二方面，提供了一種通過(guò)將多個(gè)根據(jù)本專利技術(shù)的第二方面所述的多晶硅電阻器結(jié)構(gòu)進(jìn)行電連接串聯(lián)而得到的多晶硅電阻器，其中，多個(gè)多晶硅電阻器結(jié)構(gòu)的第三多晶硅層作為覆蓋層整體覆蓋所述多個(gè)多晶硅電阻電阻器結(jié)構(gòu)的形成電阻的非金屬硅化物部分。在本專利技術(shù)中，第三多晶硅層起到了保護(hù)下面的第一多晶硅層和第二多晶硅層不形成金屬硅化物的作用，由此起到了與硅化物阻止層相同的功能；所以，本專利技術(shù)實(shí)施例有利地通過(guò)利用第三多晶硅層作為非硅化物結(jié)構(gòu)的掩膜，避免了硅化物阻止層的使用。使得工藝變得簡(jiǎn)單，并且降低了工藝成本，縮短了制造周期。并且，上述步驟可整合在自對(duì)準(zhǔn)非揮發(fā)存儲(chǔ)器電路制造的各個(gè)步驟中，無(wú)需增加新的步驟。此外，與現(xiàn)有技術(shù)中利用字線多晶硅層形成多晶硅電阻器的方案相比，第一多晶硅層所構(gòu)成的電阻部分與第二多晶硅層所構(gòu)成的電阻部分通過(guò)暴露端的連接而串聯(lián)，由此形成了最終的半導(dǎo)體電阻器，所以有效地在不增大器件或芯片面積的情況下增大了半導(dǎo)體電阻器的電阻值。附圖說(shuō)明結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本專利技術(shù)本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于包括：第一步驟，用于在硅片中形成隔離區(qū)；第二步驟，用于在隔離區(qū)上形成第一多晶硅層的側(cè)壁以及第一多晶硅層；第三步驟，用于在第一多晶硅層上形成隔離物；第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層及其與第一多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端；第五步驟，用于在所述第二多晶硅層上形成隔離物及第三多晶硅層，其中所述第三多晶硅層及其與第二多晶硅層之間的隔離物不完全覆蓋第一多晶硅層的兩端，并且不完全覆蓋的第二多晶硅層的兩端；第六步驟，用于以第三多晶硅層為掩膜進(jìn)行離子注入，金屬硅化物形成過(guò)程，以便在第一多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第一多晶硅層的未暴露的部分的表面不形成金屬硅化物，并且在第二多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第二多晶硅層的未暴露的部分的表面不形成金屬硅化物；以及第七步驟，用于利用金屬布線連接處于第一多晶硅層的兩端的暴露端和第二多晶硅層的兩端的暴露端；第一多晶硅層與第二多晶硅層所形成的疊層電阻結(jié)構(gòu)利用電連接位于同一方向的第一、第二多晶硅層的金屬硅化物端，通過(guò)串聯(lián)的方式電連接以得到更大的電阻值。...

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：江紅，
申請(qǐng)(專利權(quán))人：上海宏力半導(dǎo)體制造有限公司，
類型：發(fā)明
國(guó)別省市：