一種應用于視頻信號處理的全數字鎖相環制造技術

一種全數字鎖相環，包括模數轉換電路ADC、自動增益控制電路AGC、數字低通濾波器DLPF、同步頭分離電路、鑒頻器FD、時間數字轉換電路TDC、粗調濾波器、鑒相器PD、細調濾波器、加法器、數控振蕩器DCO以及像素分頻電路。其中鑒頻器，時間數字轉換電路，粗調濾波器，數控振蕩器以及像素分頻器電路構成鎖頻環路，加快所述全數字鎖相環的鎖定過程。其中模數轉換電路，自動增益控制電路，數字低通濾波器，鑒頻鑒相器，細調濾波器，數控振蕩器以及像素分頻器電路構成鎖相環路，用以對模擬視頻信號中的同步頭的相位進行精確鎖定。

【技術實現步驟摘要】

本專利技術主要涉及到模擬視頻信號處理的相關集成電路設計領域，特指一種應用于視頻信號處理的全數字鎖相環。
技術介紹
對于模擬視頻信號的處理，通常首先將模擬視頻信號用ADC進行采樣得到數字視頻信號，然后采用相關的數字電路對視頻信號進行處理。對于特定制式的視頻信號，其一行的像素點數為固定不變的，而發送視頻信號的頻率與接收視頻信號的頻率通常存在差別，在用固定的時鐘對模擬視頻信號進行采樣的條件下得到的各行視頻信號的像素點數將不相同，而且視頻信號在傳輸過程中會引入抖動，這些都將導致視頻信號各行的像素點的相對采樣位置發生偏差，從而使畫面出現抖動。 為解決上述問題，通常有兩種方案一種為采用自由時鐘對模擬視頻信號進行過采樣，然后在數字域采用數字信號處理的相關算法解決；另一種為根據視頻信號中的同步信息采用鎖相環對視頻信號的行頻進行跟蹤鎖定，然后用鎖定后的時鐘對視頻信號進行相干采樣，這樣就可以得到穩定的數字視頻信號。對于前一種方法，由于在采樣過程中已經損失了視頻信號中的一些信息，在用數字信號處理的相關算法處理時，其改善的效果有限。對于高清的視頻信號通常都采用相干采樣。要實現相干采樣，其關鍵在于行同步鎖相環。對于行同步鎖相環，其通常都是采用行同步信號作為參考信號，根據行像素點數對其進行倍頻鎖相。 行同步鎖相環的實現可以分為模擬方式和數字方式。對于模擬的行同步鎖相環，由于其參考時鐘(行同步信號)的頻率非常低，通常為IOKHz到IOOKHz范圍，倍頻因子大，所以其帶寬需要設計得非常低，這導致其實現的代價非常高，很難與數字電路集成在同一芯片中。對于數字的行同步鎖相環，由于其實現代價低，易于集成，目前已成為主流的實現方式。但是不管行同步鎖相環以哪種方式實現，都需要行同步信號作為參考時鐘，而且該參考時鐘的相位需要獨立于行同步鎖相環輸出時鐘的相位，這通常需要采用模擬電路去分離模擬視頻信號中的同步信息得到行同步信號，而不能從采樣后的數字視頻信號中分離出同步信號。
技術實現思路
一種全數字鎖相環，包括模數轉換電路ADC，其被連接以接收模擬視頻信號和像素時鐘作為輸入，并被配置成根據像素時鐘的頻率對模擬視頻信號進行采樣，并將采樣所得的模擬值轉換為數字視頻信號作為輸出。該鎖相環包括自動增益控制電路AGC，其被連接以接收數字視頻信號和像素時鐘作為輸入，并將數字視頻信號進行增益調整，以產生增益調整后數字視頻信號作為輸出。該鎖相環包括數字低通濾波器DLPF，其被連接以接收增益調整后數字視頻信號和像素時鐘作為輸入，并被配置成對增益調整后數字視頻信號作低通濾波處理，并生成濾波后數字視頻信號作為輸出。該鎖相環包括同步頭分離電路，其被連接以接收增益調整后數字視頻信號作為輸入，并被配置成將增益調整后數字視頻信號的值與設定的同步頭閾值進行比較，并生成同步頭信號HS作為輸出。該鎖相環包括鑒頻器FD，其被連接以接收同步頭信號和分頻時鐘CLK_DIV作為輸入，并被配置成提供同步頭信號與分頻時鐘的頻率差，所述頻率差包括同步頭信號與分頻時鐘的頻率超前滯后關系和頻率差的大小，并用來生成頻差方向信號dir和頻差值信號err作為輸出。該鎖相環包括時間數字轉換電路TDC，其被連接以接收參考時鐘CLK_REF和頻差值信號作為輸入，并被配置成將頻差值信號轉化為數字信號，生成數字化頻差信號作為輸出，所述參考時鐘為外部提供的輸入時鐘信號，所述數字化頻差信號為多位數字信號。該鎖相環包括粗調濾波器，其被連接以接收參考時鐘、數字化頻差信號和頻差方向信號作為輸入，并被配置成對所述數字化頻差信號進行累加濾波，生成粗調控制碼作為輸出。該鎖相環包括鑒相器H)，其被連接以接收分頻計數值信號DIV_CON和增益調整后數字視頻信號作為輸入，并被配置成根據分頻計數值信號和增益調整后數字視頻信號的值計算分頻時鐘與視頻信號中同步頭的相位差，并生成相位差信號作為輸出，所述相位差信號為多位數字信號。該鎖相環包括細調濾波器，其被連接以接收同步頭信號和相位差信號作為輸入，并被配置成對相位差信號進行累加濾波，生成細調控制碼作為輸出。該鎖相環包括加法器，用以將所述的粗調控制碼和細調控制碼相力口，生成頻率控制碼。該鎖相環還包括數控振蕩器DCO，其被連接以接收頻率控制碼作為輸入，并被配置成根據頻率控制碼生成所述像素時鐘作為輸出，其頻率取決于所述頻率控制 碼，以及像素分頻電路，其被連接以接收像素時鐘作為輸入，并被配置成對像素時鐘進行分頻，生成所述鑒頻器的所述分頻時鐘，并同時將分頻過程中的計數值輸出，提供所述鑒相器的所述分頻計數值信號。 本專利技術提供一種全數字鎖相環環路結構，其優點在于 1.全數字鎖相環中的ADC、AGC模塊可與原視頻信號處理電路共用。 2.不需要采用模擬電路來分離同步頭信號，降低了實現代價。 3.直接從數字化視頻信號中提取頻率和相位信息，無需分離的同步信號作為鎖相參考時鐘。附圖說明圖I模擬視頻信號波形示意 圖2相干采樣示意 圖3數字低通濾波器濾波后的數字視頻信號轉化為模擬信號的示意 圖4本專利技術全數字鎖相環的實施例結構框 圖5鎖頻環路的行為模型框 圖6鑒頻器的鑒頻原理 圖7鎖相環路的行為模型框具體實施例方式參照圖I，在模擬視頻信號中通常調制了同步脈沖、顏色以及亮度等用于視頻解碼的信息。其中的用于同步的同步頭通常為消隱電平到同步電平的一個脈沖信號，其中同步電平為視頻信號中的最低電平，其寬度達到微秒量級。參照圖2，在視頻信號處理中采用ADC對視頻信號進行相干采樣，即是要保證采樣時鐘的相位與同步頭鎖定，采樣頻率為同步頭頻率的N倍，N為一行視頻信號的像素點數，從而保證ADC可以采樣得到相同點數數據，并且每一行的采樣點相對同步頭的位置相同，消除了由于各行視頻信號對應點的相對采樣位置的變化而引入的抖動。 參照圖4，從本專利技術的一個實施例結構框圖中可以看到，模擬的視頻信號首先經過ADC采樣，通過合適的過采樣倍數保證了模數轉化所得數字視頻信號保留了模擬視頻信號的全部信息。由于模擬的視頻信號在傳輸過程中存在衰減，采用電容耦合到ADC輸入端時可能出現直流電平的偏差等一系列問題，所以數字視頻信號需要經過自動增益控制電路對視頻信號的幅度以及視頻信號中各電平特性進行調整，得到其對應的電平特性穩定的增益調整后數字視頻信號。由于視頻信號中包含了各種信息，其中的一些用于視頻顯示的信息會影響到對同步頭的判斷。分析視頻信號的頻譜成分可知，同步頭信號的頻率要遠低于其它成分的頻率，所以將增益調整后數字視頻信號采用數字的低通濾波器進行低通濾波，得到的濾波后數字視頻信號實際上主要包含了同步的相關信息，而將其余成分的幅度降低到不會影響同步信息提取的程度。濾波后的數字視頻信號轉化為模擬信號的波形如圖3所示。從上述分析可知模擬視頻信號經過采樣、增益調整以及低通濾波后得到的數字視頻信號中保留了原模擬視頻信號中的行頻率和行相位信息。 參照圖4，首先分析由FD、TDC、粗調濾波器、DCO和像素分頻電路構成的鎖頻環路。濾波后的視頻信號經過簡單的比較即可得到同步頭信號HS，由于HS是由ADC采樣所得的數據經過比較得到的，而ADC是基于DCO輸出像素時鐘進行采樣，所以HS的相位與DCO輸出的像素時鐘的相位為無條件對齊，即HS中僅包含了視頻信號中行本文檔來自技高網...

【技術保護點】
一種全數字鎖相環，包括：模數轉換電路（ADC），其被連接以接收模擬視頻信號和像素時鐘作為輸入，并被配置成根據像素時鐘的頻率對模擬視頻信號進行采樣，并將采樣所得的模擬值轉換為數字視頻信號作為輸出；自動增益控制電路（AGC），其被連接以接收數字視頻信號和像素時鐘作為輸入，并將數字視頻信號進行增益調整，以產生增益調整后數字視頻信號作為輸出；數字低通濾波器（DLPF），其被連接以接收增益調整后數字視頻信號和像素時鐘作為輸入，并被配置成對增益調整后數字視頻信號作低通濾波處理，并生成濾波后數字視頻信號作為輸出；同步頭分離電路，其被連接以接收濾波后數字視頻信號作為輸入，并被配置成將濾波后數字視頻信號的值與設定的同步頭閾值進行比較，并生成同步頭信號（HS）作為輸出；鑒頻器（FD），其被連接以接收同步頭信號和分頻時鐘（CLK_DIV）作為輸入，并被配置成提供同步頭信號與分頻時鐘的頻率差，所述頻率差包括同步頭信號與分頻時鐘的頻率超前滯后關系和頻率差的大小，并用來生成頻差方向信號（dir）和頻差值信號（err）作為輸出；時間數字轉換電路（TDC），其被連接以接收參考時鐘（CLK_REF）和頻差值信號作為輸入，并被配置成將頻差值信號轉化為數字信號，生成數字化頻差信號作為輸出，所述參考時鐘為外部提供的輸入時鐘信號，所述數字化頻差信號為多位數字信號；粗調濾波器，其被連接以接收參考時鐘、數字化頻差信號和頻差方向信號作為輸入，并被配置成對所述數字化頻差信號進行累加濾波，生成粗調控制碼作為輸出；鑒相器（PD），其被連接以接收分頻計數值信號（DIV_CON）和濾波后數字視頻信號作為輸入，并被配置成根據分頻計數值信號和濾波后數字視頻信號的值計算分頻時鐘與視頻信號中同步頭的相位差，并生成相位差信號作為輸出，所述相位差信號為多位數字信號；細調濾波器，其被連接以接收同步頭信號和相位差信號作為輸入，并被配置成對相位差信號進行累加濾波，生成細調控制碼作為輸出；加法器，用以將所述的粗調控制碼和細調控制碼相加，生成頻率控制碼；數控振蕩器（DCO），其被連接以接收頻率控制碼作為輸入，并被配置成根據頻率控制碼生成所述像素時鐘作為輸出，其頻率取決于所述頻率控制碼；像素分頻電路，其被連接以接收像素時鐘作為輸入，并被配置成對像素時鐘進行分頻，生成所述鑒頻器的所述分頻時鐘，并同時將分頻過程中的計數值輸出，提供所述鑒相器的所述分頻計數值信號；其中所述模數轉換電路，所述自動增益控制電路，所述數字低通濾波器，所述同步頭分離電路，所述鑒頻器，所述時間數字轉換電路，所述粗調濾波器，所述鑒頻鑒相器，所述細調濾波器，所述加法器，所述數控振蕩器和所述像素分頻電路集成在單個集成電路中。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：李俊豐，
申請(專利權)人：長沙景嘉微電子股份有限公司，
類型：發明
國別省市：