異質三維計算機處理芯片堆疊中的增強模塊性包括一種制造方法。所述方法包括制備宿主層，并使宿主層與堆疊中的至少一個其它層集成。通過在宿主層上形成用于容納預先配置的相對于彼此具有異質屬性的芯片的腔、把芯片布置在宿主層上的對應腔中、以及把芯片接合到腔的相應表面從而形成相對于宿主層和芯片具有平滑表面的元件，來制備宿主層。
【技術實現步驟摘要】
【國外來華專利技術】
本專利技術一般涉及計算環境內的處理，尤其涉及增強異質3D堆疊中的模塊性。
技術介紹
在計算機芯片制造中，三維(3D)堆疊使用多層組件，比如以減小數據必須在各組件之間行進的距離的方式組合的處理芯片和存儲器。作為更小電阻的結果，減小的組件之間距離導致更快的數據速率和更少的發熱。模塊性和異質集成是3D技術的重要優點，但它們限于相同尺寸的芯片。在芯片尺寸不同的情況下，包含加速器芯片層或者冗余層的芯片層中的硅的有效使用具有挑戰性， 因為這些層往往比主處理器芯片本身要小。集成比主處理器芯片小的芯片會導致使用硅作為填充物把芯片擴展到與主處理器相同的尺寸，或者導致在包含較小芯片的各層中形成空隙。利用額外的硅是低效率的，而留下空隙會產生在芯片上導致熱點的不均勻散熱。然而，集成更小并且不太復雜的各層，比如加速器層/冗余層具有明確的產量和成本優勢，因為芯片尺寸和復雜性是產量的主要決定因素。如果在熱同步和主處理器之間放置較小的芯片，那么在硅層和蓋或者說熱同步之間的熱界面材料可能不具有全覆蓋。另外，對準這些較小的芯片會造成問題，因為一般遠遠大于這些較小芯片的下層主處理器不易適合于與尺寸各不相同的芯片的層對準過程。
技術實現思路
例證實施例包括一種制造三維計算機處理芯片堆疊的方法。所述方法包括制備宿主層并將宿主層與堆疊中的至少一個其它層結合。通過在宿主層上形成用于容納預先配置的相對于彼此具有異質屬性的芯片的腔、把芯片布置在宿主層上的對應腔中、以及把芯片接合到腔的相應表面從而形成相對于宿主層和芯片具有平滑表面的元件，來制備宿主層。另一個例證實施例包括一種三維計算機處理芯片堆疊。所述三維計算機處理芯片堆疊包括布置在堆疊中的至少一個其它層之上的宿主層。所述宿主層包括在其上形成的用于容納預先配置的相對于彼此具有異質屬性的芯片的腔。形成所述腔，以適應芯片的異質屬性。芯片被接合到腔的相應表面，從而形成相對于宿主層和芯片，具有平滑表面的元件。另一個例證實施例包括一種產生和實現三維(3D)計算機處理芯片堆疊規劃的方法。所述方法包括從多個客戶接收系統要求，從系統要求中識別公共處理結構和技術，把公共處理結構和技術分配給3D計算機處理芯片堆疊規劃中的一層。公共處理結構和技術指定為規定數量的客戶所共有的處理結構和技術的特性。所述方法還包括從系統要求中識別非公共處理結構和技術，并把非公共處理結構和技術分配給3D計算機處理芯片堆疊規劃中的宿主層。非公共處理結構和技術指定就規定數量的客戶來說沒有共性的處理結構和技術的特性。所述方法還包括確定非公共結構在宿主層上的布置和布線，把布置信息保存在規劃中，然后把所述規劃傳送給制造設備。制造設備產生包括公共結構和技術的層以及包括非公共結構和技術的宿主層。制造設備還按照分配和布置信息，集成宿主層和所述另一層，從而形成3D計算機處理芯片堆疊。另一個例證實施例包括一種產生和實現三維(3D)計算機處理芯片堆疊規劃的計算機程序產品。所述計算機程序產品包括上面包含計算機程序代碼的計算機可讀存儲介質，當被計算機執行時，所述計算機程序代碼使計算機實現一種方法。所述方法包括從多個客戶接收系統要求，從系統要求中識別公共處理結構和技術，把公共處理結構和技術分配給3D計算機處理芯片堆疊規劃中的至少一層。公共處理結構和技術指定為規定數量的客戶所共有的處理結構和技術的特性。所述方法還包括從系統要求中識別非公共處理結構和技術，并把非公共處理結構和技術分配給3D計算機處理芯片堆疊規劃中的宿主層。非公共處理結構和技術指定就規定數量的客戶來說沒有共性的處理結構和技術的特性。所述方法還包括確定非公共結構在宿主層上的布置和布線，把布置信息保存在規劃中，然后把所述規劃傳送給制造設備。制造設備產生包括公共結構和技術的層以及包括非公共結構和技術的宿主層，并按照分配和布置信息，集成宿主層和所述另一層，從而形成3D計算機處理芯片堆疊。通過本專利技術的技術，可實現另外的特征和優點。這里詳細說明本專利技術的其它實施·例和方面，并將其視為要求保護的專利技術的一部分。參考說明和附圖，可更好地理解本專利技術的優點和特征。附圖說明下面參考附圖，其中在幾個圖中，相同的元件被相似地編號圖IA是按照例證實施例的三維計算機處理芯片堆疊的側視圖的方框圖；圖IB是按照例證實施例的圖IA中的三維計算機處理芯片堆疊的頂視圖的方框圖；圖IC是按照備選例證實施例的三維計算機處理芯片堆疊的側視圖的方框圖；圖2A-2B是描述例證實施例中用于形成三維計算機處理芯片堆疊的處理的流程圖；圖3是圖解說明例證的客戶要求以及按照例證實施例根據客戶要求形成的三維計算機處理芯片堆疊規劃的方框圖；圖4是例證實施例中可在其上實現三維計算機處理芯片堆疊的制造和設計規劃的系統的方框圖；以及圖5描述例證實施例中的計算機程序產品。具體實施例方式本專利技術的例證實施例提供增強的三維(3D)計算機處理芯片堆疊。例證的3D計算機處理芯片堆疊提供改善的設計模塊性，并且適應在3D計算機處理芯片堆疊中采用的集成層的異質性。現在參見圖IA和1B，分別說明了例證的3D計算機處理芯片堆疊100A的側視圖和頂視圖。3D計算機處理芯片堆疊100A指的是集成電路芯片的系統，并包括多層(例如，層110、112和114)。層110、112和114可由半導體材料構成，并包括各種組件或結構，比如邏輯電路、存儲器和核心處理器。層110、112和114被集成(例如，堆疊)以形成3D計算機處理芯片堆疊IOOA的一部分。例如，層112可被布置在層114上，層110可被布置在層112上。雖然作為3D計算機處理芯片堆疊100A的構成部分，在圖I中圖解說明了 3層110、112和114，然而要明白可以采用另外的(或者更少的)層，以便實現例證實施例的優點。在例證實施例中，3D計算機處理芯片堆疊100A還包括宿主層104A (這里也被稱為“載體層”)，在其上面形成用于容納若干芯片108的專用區域106。這些芯片108(這里也被稱為“小芯片”)可被定義為微處理器核心的子系統，這些子系統被模塊化，使得能夠從選擇的這些小芯片的編組構成核心的多種變化，以產生定制的功能。如圖IB中所示，出于舉例說明的目的，宿主層104A包括7個芯片108。然而要明白可以采用另外的(或者更少的)芯片108，以便實現例證實施例的優點。在例證實施例中，每個芯片108包括專用電源和專用時鐘網格，使得每個芯片獨立于其它芯片運行。在一個例證實施例中，芯片108支持各種電壓供給和時鐘網格，并且不必相互兼容(例如，在電力和時鐘分配網絡和操作規范與其它芯片不相容的情況下)。一旦與堆疊100A集成，芯片108就可通信地耦接到層110、112和114，例如，經由布線或者線 網。然而，芯片108并不電連接到宿主層104A。而是3D計算機處理芯片堆疊100A還包括使芯片108能夠與3D計算機處理芯片堆疊100A的其它層110、112和114通信的可編程連接，比如布線網格(未示出)。在例證實施例中，每個芯片108可與層110、112和114任意之一中的其它組件可通信地耦接。可以制造各種類型的芯片108，使得布置在宿主層104A上的芯片108中的至少一個具有與其它芯片108的屬性不同的屬性。這些異質屬性可包括例如芯片尺寸的變化，尺寸、長寬比、厚度本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：P·G·埃瑪，E·庫爾遜，J·A·里沃斯，
申請(專利權)人：國際商業機器公司，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。