半導體器件的制造方法技術

一種半導體器件的制造方法，包括提供半導體襯底，在半導體襯底上形成有柵導體層和位于柵導體層兩側的源極區和漏極區。在半導體襯底上形成蝕刻停止層。在蝕刻停止層上形成LTO層。化學機械平坦化所述LTO層。在平坦化的LTO層上形成SOG層，所述蝕刻停止層、LTO層和SOG層構成前金屬絕緣層。回刻蝕前金屬絕緣層的SOG層和蝕刻停止層，從而露出柵導體層。除去柵導體層。

【技術實現步驟摘要】
本專利技術涉及半導體器件的制造方法，具體地，涉及采用后柵(gate-last)工藝的半導體器件制造方法。
技術介紹
隨著器件尺寸的持續減小，由于過高的柵電阻以及存在著多晶硅耗盡效應和在PMOS晶體管中的硼穿透效應，多晶硅柵妨礙了金屬氧化物半導體(MOS)器件的性能的進一步的提高，同時多晶硅柵與高K柵介質集成時通常形成較高界面缺陷導致器件閾值的釘扎現象以及溝道中載流子遷移率的降低。因此，提出了其中采用金屬柵代替多晶硅柵的柵結構。在MOS器件中集成金屬柵/高K柵極疊層的工藝包括先柵(gate-first)工藝和后 柵(gate-last)工藝。在先柵工藝中，首先形成金屬柵/高K柵極疊層，然后執行源/漏區注入和激活退火步驟。在源/漏區的激活退火步驟中許多金屬柵的材料與高K柵介質發生反應。因此，在先柵工藝中，金屬柵的材料受到限制，進而限制了器件的閾值電壓的提高。而在后柵工藝中，首先形成例如多晶硅材料的假柵(即犧牲柵)，然后執行源/漏區注入和激活退火步驟，最后去除假柵并形成金屬柵(即替代柵)。在后柵工藝中，金屬柵的材料沒有經受源/漏區的激活退火步驟，在形成金屬柵后的處理溫度通常低于500°C。采用后柵工藝，可以選擇更多的材料用于形成金屬柵，獲得期望的閾值電壓，并降低金屬柵/高K的界面缺陷密度。因此，對于金屬柵的集成，后柵工藝已經成為越來越有吸引力的選擇。在后柵工藝中，在形成假柵之后需要在假柵上覆蓋層間電介質(ILD)層，然后采用化學機械平面化(CMP)在ILD層上形成平整的表面，接著去除假柵并在由此形成的開口內填充金屬柵的材料。而且，ILD層還隔開金屬布線層和半導體器件的有源層，并采用穿過ILD層的導電通道實現金屬布線和半導體器件的有源區之間的電連接。平整表面的ILD層有利于金屬柵材料的沉積和圖案化，并且有利于金屬布線與下層的半導體器件之間的電絕緣，有利于多次金屬布線互連的形成，而且由于不含有孔洞等缺陷而提高了半導體器件的機械強度和可靠性。然而，與先柵工藝相比，后柵工藝為了獲得平整表面的ILD層而包含了附加的CMP處理，從而使得制造工藝的復雜性和成本增加，特別是在隔離超小柵長的柵極疊層結構的第一層隔離層上。而且CMP處理還存在如下技術難題 同平臺CMP平坦多種材料(氧化硅、氮化硅、多晶硅) 超薄隔離層的終點監控(約100納米厚，高均勻性) 需要發展高級昂貴的新研磨液 代替CMP處理，可以采用淀積共形絕緣層的方法，例如低溫氧化物(LTO)層和位于LTO層上的旋涂玻璃(SOG)層的雙層結構的ILD層結構，其中LTO層在大面積的晶片上形成共形的覆蓋層，而SOG層進一步填充了表面形貌上的凹陷，從而可以獲得大致平整的表面。然后，為了進一步形成平整的表面，采用例如反應離子刻蝕的干法刻蝕對SOG層進行回刻蝕，以進行平面化。在反應離子刻蝕中通常采用三氟甲烷(CHF3)和氧(O2)的混合氣體作為刻蝕氣體。在Shinichi Takeshiro等人的美國專利No. 005316980A中，進一步提出采用三氟甲烷(CHF3)和六氟乙烷(C2F6)的混合氣體作為刻蝕氣體，以使對有機SOG層的刻蝕速率小于對下層的SiO2層的刻蝕速率，從而在下層的SiO2層局部暴露的情形下仍然能獲得平整的結構表面。然而，上述現有的SOG層刻蝕方法實際上不能獲得全局平整性。已經發現，在刻蝕過程中，SOG層在晶片中心位置的刻蝕速率小于晶片邊緣位置的刻蝕速率，刻蝕后的SOG層的剖面形狀為凸形。結果，晶片邊緣的SOG層達不到所需的平整度而只能舍棄，這減小了可用于制造半導體器件的晶片面積。而且全局平坦化過程中的圖形效應嚴重(不同圖形尺寸、圖形密度影響厚膜刻蝕速率)。
技術實現思路
本專利技術的目的是提供一種采用后柵工藝的半導體器件制造方法，其中利用刻蝕工藝代替CMP工藝獲得了平整的ILD層表面。根據本專利技術的一個方面提供一種半導體器件的制造方法，包括 提供半導體襯底，在半導體襯底上形成有柵導體層和位于柵導體層兩側的源極區和漏極區， 在半導體襯底上形成蝕刻停止層， 在蝕刻停止層上形成LTO層， 化學機械平坦化所述LTO層， 在平坦化的LTO層上形成SOG層，所述蝕刻停止層、LTO層和SOG層構成前金屬絕緣層， 回刻蝕前金屬絕緣層的SOG層和蝕刻停止層，從而露出柵導體層， 除去柵導體層。附圖說明附圖中相同的附圖標記表示相同或相似的部分。其中， 圖I示出根據本專利技術的制造半導體器件的方法的實施例的提供半導體襯底I的步驟。圖2示出根據本專利技術的制造半導體器件的方法的實施例的形成溝槽的步驟。圖3示出根據本專利技術的制造半導體器件的方法的實施例的在溝槽區域中的選擇性外延而生長第二半導體材料的步驟。圖4示出根據本專利技術的制造半導體器件的方法的實施例的在源區和漏區上形成金屬半導體合金的步驟。圖5示出根據本專利技術的制造半導體器件的方法的實施例的形成蝕刻停止層的步驟。圖6示出根據本專利技術的制造半導體器件的方法的實施例的沉積低溫氧化物(LTO)層的步驟。圖7示出根據本專利技術的制造半導體器件的方法的實施例的平面化LTO層的步驟。圖8示出根據本專利技術的制造半導體器件的方法的實施例的形成SOG層的步驟。圖9示出根據本專利技術的制造半導體器件的方法的實施例的回刻蝕SOG層和蝕刻停止層的步驟。圖10示出了根據本專利技術的方法在去除多晶硅假柵后的半導體結構的截面示意圖。圖11示出了根據本專利技術的方法在形成金屬柵后的半導體結構的截面示意圖。具體實施例方式下面，參考附圖描述本專利技術的實施例的一個或多個方面，其中在整個附圖中一般用相同的參考標記來指代相同的元件。在下面的描述中，為了解釋的目的，闡述了許多特定的細節以提供對本專利技術實施例的一個或多個方面的徹底理解。然而，對本領域技術人員來說可以說顯而易見的是，可以利用較少程度的這些特定細節來實行本專利技術實施例的一個或多個方面。·另外，雖然就一些實施方式中的僅一個實施方式來公開實施例的特定特征或方面，但是這樣的特征或方面可以結合對于任何給定或特定應用來說可能是期望的且有利的其它實施方式的一個或多個其它特征或方面。根據本專利技術實施例的示例性的半導體器件的制造方法，參考圖1，首先提供半導體襯底I。半導體襯底I的材料可以包括但不限于Si，SOI,應變Si，SSOI, SiGe, Ge,111-V,金屬氧化物半導體，多晶硅等。盡管下文以單晶硅來描述本專利技術，然而在這里也明確地考慮了使用其它半導體材料的實施例。半導體襯底I包括通過淺溝槽隔離(STI)限定的半導體區域100 (有源區)。半導體區域100具有第一摻雜劑濃度的第一導電類型的摻雜。例如，半導體區域100可以是NMOS器件區域(例如，CMOS晶體管的NMOS器件區域)或PMOS器件區域(例如，CMOS晶體管的PMOS器件區域)，在NMOS器件區域形成NMOS器件，在PMOS器件區域形成PMOS器件。在半導體區域100上形成了晶體管的柵極疊層(包括柵介電層130、以及位于柵電介質130上的柵導體層132)，在柵極疊層的兩側形成了柵極側墻136。該柵極疊層結構中的柵導體層132作為假柵，例如由多晶硅形成，并在形成平整的ILD層之后將被去除并由金屬柵(即“替代柵”)代替。所述柵介電層130的材料可以包括高K (介電常數)材料或低本文檔來自技高網...

【技術保護點】
一種半導體器件的制造方法，包括：提供半導體襯底，在半導體襯底上形成有柵導體層和位于柵導體層兩側的源極區和漏極區，在半導體襯底上形成蝕刻停止層，在蝕刻停止層上形成LTO層，化學機械平坦化所述LTO層，在平坦化的LTO層上形成SOG層，所述蝕刻停止層、LTO層和SOG層構成前金屬絕緣層，回刻蝕前金屬絕緣層的SOG層和蝕刻停止層，從而露出柵導體層，除去柵導體層。

【技術特征摘要】
1.一種半導體器件的制造方法，包括 提供半導體襯底，在半導體襯底上形成有柵導體層和位于柵導體層兩側的源極區和漏極區， 在半導體襯底上形成蝕刻停止層， 在蝕刻停止層上形成LTO層， 化學機械平坦化所述LTO層， 在平坦化的LTO層上形成SOG層，所述蝕刻停止層、LTO層和SOG層構成前金屬絕緣層， 回刻蝕前金屬絕緣層的SOG層和蝕刻停止層，從而露出柵導體層， 除去柵導體層。2.如權利要求I所述的方法，其中回刻蝕后前金屬絕緣層全局平坦度>90%。3.如權利要求I所述的方法，其中回刻蝕后隔離區和有源區前金屬絕緣層全局平坦度>90% ο4.如權利要求I所述的方法，其中回刻蝕后柵導體層附近前金屬絕緣層平坦度>70%。5.如權利要求I所述的方法，其中柵導體層上方前金屬絕緣層形貌為凹形，凹形的最高處與最低處的高度差為O 40納米。6.如權利要求I所述的方法，其中多晶硅假柵凸出臨近前金屬絕緣層O 40納米。7.如權利要求I所述的方法，其中蝕刻停止層是氮化硅層，柵導體層是多晶硅層。8.如權利要求7所述的方法，其中在氮化硅與SOG界面氮化硅與SOG...

【專利技術屬性】
技術研發人員：殷華湘，徐秋霞，孟令款，陳大鵬，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：