本發明專利技術公開了一種三值低功耗多米諾比較單元，該比較單元包括用于控制邏輯2信號產生的第一控制電路、用于控制邏輯1信號產生的第二控制電路和比較信號產生電路，該比較器包括至少兩個三值低功耗多米諾比較單元，高一位的三值低功耗多米諾比較單元中輸出的第一互補數值信號與第二互補數值信號的比較結果作為低一位的三值低功耗多米諾比較單元接入的互補高位比較輸出信號；優點是邏輯功能正確，且結構簡單，該比較器相對于采用直流電源的常規三值多米諾數值比較單元，功耗節省約60%，具有明顯的低功耗特性。
【技術實現步驟摘要】
本專利技術涉及一種數值比較電路，尤其是涉及一種三值低功耗多米諾比較單元。
技術介紹
數值比較器是數字系統中重要的數字器件之一，是構成算術運算器的最基本單元，用來判斷二個數值的大小。采用三值信號的數值比較器，比較結果(大于、等于、小于)可用一個三值信號表示，與同樣數量二值信號相比，前者可以減少電路系統間的連線、增加單線攜帶信息量能力，從而提高了空間和時間的利用率，降低數值比較器的功耗。而比較單元作為構成數值比較器的主要模塊，其功耗又決定了比較器的功耗。隨著半導體工藝的不斷進步，布線面積已成為限制芯片面積的主要因素，采用多 值理論設計的電路，可以有效節省芯片面積，降低生產成本。同時，多米諾電路以其速度快的優良特性，被廣泛應用于微處理器、存儲器、緩存器和探測儀器中的高速運算電路及關鍵路徑中。多米諾電路由于周期性的預充電和放電操作，通常表現出較高的開關活動性，因此動態能耗較大。絕熱多米諾電路，采用交流電源供電，其能量轉換方式是汲取的電荷從電源傳至節點電容，再返回至電源端，實現能量的循環利用，從而降低電路功耗。多值單軌多米諾電路中，多值輸入信號需要經過文字運算轉化為二值輸入信號，采用雙軌邏輯可省去文字運算，簡化設計。因此，將多值邏輯、絕熱邏輯與雙軌多米諾電路結合起來應用到數值比較器的設計中具有現實意義。
技術實現思路
本專利技術所要解決的技術問題是提供一種在保證具有正確的邏輯功能的前提下，功耗較低的三值低功耗多米諾比較單元。本專利技術解決上述技術問題所采用的技術方案為一種三值低功耗多米諾比較單元，該比較單元的輸入信號包括第一數值信號、第一互補數值信號、第二數值信號，第二互補數值信號、高位比較輸出信號、互補高位比較輸出信號，該比較單元包括用于控制邏輯2信號產生的第一控制電路、用于控制邏輯I信號產生的第二控制電路和比較信號產生電路，所述的第一控制電路接入所述的第一數值信號、所述的第一互補數值信號、所述的第二數值信號，所述的第二互補數值信號、所述的高位比較輸出信號和所述的互補高位比較輸出信號，所述的第二控制電路接入所述的第一數值信號、所述的第一互補數值信號、所述的第二數值信號，所述的第二互補數值信號、所述的高位比較輸出信號和所述的互補高位比較輸出信號，所述的比較信號產生電路接入所述的第一控制電路的輸出信號和所述的第二控制電路的輸出信號，所述的比較信號產生電路的信號輸出端輸出該比較單元的比較結果，所述的比較信號產生電路的互補信號輸出端輸出該比較單元的互補比較結果。所述的第一控制電路包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第i^一 NMOS管、第十二 NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管,所述的第一 POMS管的漏極、所述的第一 NMOS管的漏極、所述的第三NMOS管的漏極和所述的第七NMOS管的漏極連接且其連接端為所述的第一控制電路的第一控制信號輸出端，所述的第一 NMOS管的源極與所述的第二 NMOS管的漏極連接，所述的第三NMOS管的源極與所述的第四NMOS管的漏極連接，所述的第二 NMOS管的源極、所述的第四NMOS管的源極和所述的第五NMOS管的漏極連接，所述的第五NMOS管的源極與所述的第六NMOS管的漏極連接，所述的第二 POMS管的漏極、所述的第八NMOS管的漏極、所述的第九NMOS管的漏極和所述的第十一 NMOS管的漏極連接且其連接端為所述的第一控制電路的第二控制信號輸出端，所述的第九NMOS管的源極與所述的第十NMOS管的漏極連接，所述的第十一 NMOS管的源極與所述的第十二 NMOS管的漏極連接，所述的第十NMOS管的源極、所述的第十二NMOS管的源極和所述的第十三NMOS管的漏極連接，所述的第十三NMOS管的源極與所述的第十四NMOS管的漏極連接，所述的第六NMOS管的源極、所述的第七NMOS管的源極、所述的第八NMOS管的源極、所述的第十四NMOS管的源極和所述的第十五NMOS管的漏極連接，所述的第一 NMOS管的柵極和所述的第四NMOS管的柵極均接入所述的第一數值信號，所述的第九NMOS管的柵極和所述的第十二 NMOS管的柵極均接入所述的第一互補數值信號，所述的第二 NMOS管的柵極和所述的第三NMOS管的柵極均接入所述的第二互補數值信號，所述的第十NMOS管的柵極和所述的第十一 NMOS管的柵極均接入所述的第二數值信號，所述的第五NMOS管的柵極、所述的第七NMOS管的柵極和所述的第十三NMOS管的柵極均接入所述的高位比較輸出信號，所述的第六NONS管的柵極、所述的第八NMOS管的柵極和所述的第十四NMOS管的柵極均接入所述的互補高位比較輸出信號，所述的第一 POMS管的源極、所述的第二 POMS管的源極和所述的第十五NMOS管的源極均接入幅值電平對應邏輯2的功率時 鐘信號，所述的第一 PMOS管的柵極、所述的第二 PMOS管的柵極和所述的第十五NMOS管的柵極均接入幅值電平對應邏輯2的第一鐘控時鐘信號，所述的幅值電平對應邏輯2的功率時鐘信號與所述的幅值電平對應邏輯2的第一鐘控時鐘信號的相位相差180度。所述的第二控制電路包括第三PMOS管、第四PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二i^一 NMOS管、第二十二 NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三i^一 NMOS管、第三十二 NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管和第三十六NMOS管，所述的第三POMS管的漏極、所述的第十六NMOS管的漏極、所述的第十八NMOS管的漏極和所述的第二十NMOS管的漏極連接且其連接端為所述的第二控制電路的第一控制信號輸出端，所述的第十六NMOS管的源極與所述的第十七NMOS管的漏極連接，所述的第十八NMOS管的源極與所述的第十九NMOS管的漏極連接，所述的第二十NMOS管的源極與所述的第二十一 NMOS管的漏極連接，所述的第二十一 NMOS管的源極與所述的第二十二 NMOS管的漏極連接，所述的第二十二 NMOS管的源極與所述的第二十三NMOS管的漏極連接，所述的第十七NMOS管的源極、所述的第十九NMOS管的源極、所述的第二十三NMOS管的源極和所述的第二十四NMOS管的漏極連接，所述的第二十四NMOS管的源極與所述的第二十五NMOS管的漏極連接，所述的第四POMS管的漏極、所述的第二十六NMOS管的漏極、所述的第三十NMOS管的漏極和所述的第三十二 NMOS管的漏極連接且其連接端為所述的第二控制電路的第二控制信號輸出端，所述的第二十六NMOS管的源極與所述的第二十七NMOS管的漏極連接，所述的第二十七NMOS管的源極與所述的第二十八NMOS管的漏極連接，所述的第二十八NMOS管的源極與所述的第二十九NMOS管的漏極連接,所述的第三十NMOS管的源極與所述的第三^ NMOS管的漏極連接，所本文檔來自技高網...
【技術保護點】
一種三值低功耗多米諾比較單元，該比較單元的輸入信號包括第一數值信號、第一互補數值信號、第二數值信號，第二互補數值信號、高位比較輸出信號、互補高位比較輸出信號，其特征在于該比較單元包括用于控制邏輯2信號產生的第一控制電路、用于控制邏輯1信號產生的第二控制電路和比較信號產生電路，所述的第一控制電路接入所述的第一數值信號、所述的第一互補數值信號、所述的第二數值信號，所述的第二互補數值信號、所述的高位比較輸出信號和所述的互補高位比較輸出信號，所述的第二控制電路接入所述的第一數值信號、所述的第一互補數值信號、所述的第二數值信號，所述的第二互補數值信號、所述的高位比較輸出信號和所述的互補高位比較輸出信號，所述的比較信號產生電路接入所述的第一控制電路的輸出信號和所述的第二控制電路的輸出信號，所述的比較信號產生電路的信號輸出端輸出該比較單元的比較結果，所述的比較信號產生電路的互補信號輸出端輸出該比較單元的互補比較結果。
【技術特征摘要】
【專利技術屬性】
技術研發人員：汪鵬君，鄭雪松，楊乾坤，
申請(專利權)人：寧波大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。