一種用于大規模快閃存儲器的靈敏放大器制造技術

本發明專利技術涉及一種用于大規?？扉W存儲器的靈敏放大器。所述用于大規?？扉W存儲器的靈敏放大器包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9和旁路電容C。本發明專利技術具有讀出速度快，可靠性高的特點，尤其在高密度，大規模的快閃存儲器系統中優勢更為明顯，有效改善了高密度大規模存儲器預充速度慢，多單元讀取感應速度慢等現狀。

【技術實現步驟摘要】

本專利技術涉及一種靈敏放大器，尤其涉及一種用于大規?？扉W存儲器的靈敏放大器，屬于微納電子存儲器

技術介紹
存儲器大致可分為兩大類揮發性存儲器和非揮發性存儲器。揮發性存儲器在電源關閉時立即失去存儲在內的信息；它需要持續的電源供應以維持數據，以SRAM、DRAM為代表。非揮發性存儲器，它的主要特點是在不加電的情況下也能夠長期保持存儲的信息，目前使用的最多的為閃存(Flash)非揮發性存儲器。隨著多媒體應用、移動通信等對大容量、低功耗存儲的需要，非揮發性存儲器，特別是閃存(Flash)，所占半導體器件的市場份額變得越來越大，也越來越成為一種相當重要的存儲器類型。 隨著如今數據量不斷地增大，閃存的容量也在急劇上升，大規模、高密度的閃存成了時下應用的主流媒介。而隨著產生的問題就是讀取速度不能滿足應用要求，如何在功耗的允許下顯著提高讀取速度成了首要問題。頁讀取的提出極大改善了讀出速度，但頁讀取數據量的大小受限于功耗，如何處理功耗的分配問題成了當務之急。同時，隨著閃存密度的增大，存儲陣列中金屬線，存儲單元之間的互相耦合問題變得非常顯著，如何快速預充成了提高讀取速度需要面對的首要問題。
技術實現思路
本專利技術針對如何快速預充成了提高存儲器讀取速度需要面對的首要問題的需求，提供一種用于大規?？扉W存儲器的靈敏放大器。 本專利技術解決上述技術問題的技術方案如下一種用于大規?？扉W存儲器的靈敏放大器包括 PMOS 管 MPUPM0S 管 MP2、PM0S 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PM0S 管 MP6、PM0S 管MP7、PMOS 管 MP8、PMOS 管 MP9、NMOS 管 MNl、NMOS 管 MN2、NMOS 管 MN3、NMOS 管 MN4、NMOS 管MN5、NMOS 管 MN6、NMOS 管 MN7、NMOS 管 MN8、NMOS 管 MN9 和旁路電容 C ;所述 PMOS 管 MP1、PMOS 管 MP2、PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8和PMOS管MP9的襯底接電源電壓；所述匪OS管^UNMOS管麗2、NMOS管麗3、NMOS管麗4、NMOS 管 MN5、NMOS 管 MN6、NMOS 管 MN7、NMOS 管 MN8 和 NMOS 管 MN9 的襯底接地；所述 PMOS管MPl的源端接電源電壓，柵端接預充使能信號PREC_A，漏端同時接到NMOS管麗2的漏端和NMOS管MN3的源端，組成第一條預充支路；所述PMOS管MP2和PMOS管MP3組成第二條預充支路，所述PMOS管MP2的源端和襯底同時接電源電壓，漏端接到PMOS管MP3的源端，柵端接到PMOS管MP3的漏端，所述PMOS管MP3的柵端接預充使能信號PREC_B，漏端接到NMOS管MN3的漏端；所述NMOS管MN3的柵端接到PMOS管MP4和NMOS管MN4組成的鉗位反相器的輸出端，源端接到PMOS管MP4和NMOS管MN4組成的鉗位反相器的輸入端，同時接到NMOS管MNl和NMOS管MN2的漏端；所述NMOS管MNl的柵端接放電信號DISC，在無操作時對靈敏放大器電路進行放電；所述NMOS管MN2的柵端接選通信號BANK，使得靈敏放大器與存儲數據通道隔離開，所述NMOS管MN2的源端接到存儲數據通道輸入DATA ;所述PMOS管MP5、PM0S管MP6、PM0S管MP7和PMOS管MP8組成電流鏡像模塊；所述PMOS管MP5和PMOS管MP7柵端連接在一起并外接使能信號EN_SA，所述PMOS管MP5的漏端分別連到PMOS管MP6的源端，所述PMOS管MP7的漏端連到MP8的源端，所述PMOS管MP6和PMOS管MP8的柵端連接在一起并接到PMOS管MP6的漏端，從而將讀取到的數據通道電流鏡像到PMOS管MP6和PMOS管MP8支路上；所述PMOS管MP8的漏端連接到由PMOS管MP9和PMOS管MN5組成的感應輸出反相器的輸入端，感應輸出反相器的輸出端為靈敏放大器的輸出端，同時PMOS管MP8的漏端連接到NMOS管MN6的漏端；所述NMOS管MN6、NM0S管MN7、NM0S管MN8和NMOS管MN9組成參考電流輸入端的電流鏡像模塊；所述NMOS管MN8的漏端外接輸入參考電流Iref，同時連接到NMOS管MN6和NMOS管MN8的柵端，所述NMOS管MN8的源端連接到NMOS管MN9的漏端和柵端，同時連接到旁路電容C的一端，所述旁路電容C的另一端接地；所述NMOS管MN7和NMOS管MN9的柵端連接到一起，所述NMOS管MN7的漏端連接到NMOS管MN6的源端。在上述技術方案的基礎上，本專利技術還可以做如下改進。 進一步，所述PMOS管MP4的柵端和NMOS管MN4的柵端連接在一起，PMOS管MP4的漏端和NMOS管MN4的漏端連接在一起，PMOS管MP4的源端接電源電壓，NMOS管MN4的源端接地。進一步，所述PMOS管MP9的柵端和NMOS管MN5的柵端連接在一起，PMOS管MP9的漏端和NMOS管MN5的漏端連接在一起，PMOS管MP9的源端接電源電壓，NMOS管MN5的源端接地。本專利技術的有益效果是本專利技術用于大規?？扉W存儲器的靈敏放大器中在預充電路部分采用雙相時鐘預充，既可提供快速預充所需的瞬態大電流，也可避免過沖到電源電壓，影響感應速度；同時雙相時鐘預充為頁讀取數據量得增大提供了可能，可在系統級顯著提聞讀出速度；在參考電流支路，引入了對地的芳路電容，可有效減弱靈敏放大器跳變時對參考支路的稱合影響，穩定參考電流，提聞了感應速度；具有讀出速度快，可罪性聞的特點，尤其在高密度，大規模的快閃存儲器系統中優勢更為明顯，有效改善了高密度大規模存儲器預充速度慢，多單元讀取感應速度慢等現狀。附圖說明圖I為本專利技術用于大規?？扉W存儲器的靈敏放大器的電路結構圖。圖2為本專利技術單個靈敏放大器信號的操作時序 圖3為本專利技術用于大規?？扉W存儲器的靈敏放大器的預充時序圖，Ca)為PREC_B —直有效的情況，(b)為PREC_B只在PREC_A無效時才有效的情況； 圖4為本專利技術一個頁內多個組的預充時序圖，其中，(1)，(2)，(3)分別表示頁內不同的組，頁內所有組的PREC_B可連接在一起。具體實施例方式以下結合附圖對本專利技術的原理和特征進行描述，所舉實例只用于解釋本專利技術，并非用于限定本專利技術的范圍。如圖I所示，在現如今的快閃存儲器靈敏放大器中，一般采用電流比較型。本專利技術用于大規?？扉W存儲器的靈敏放大器采用主流的電流比較型靈敏放大器，在預充部分和參考電流輸入端進行改進。靈敏放大器一般受放電信號DISC，預充信號PREC，使能信號EN_SA三種信號控制，BANK信號一般用來隔離靈敏放大器和編程通道的高壓信號。所述用于大規?？扉W存儲器的靈敏放大器包括PMOS管MPl、PMOS管MP2、PMOS管MP3、PMOS 管 MP4、PMOS 管 MP5、PMOS 管 MP6、PMOS 管 MP7、PMOS 管 MP8、PMOS 管 MP9、NMOS 管MNl、NMOS 管 MN2、NMOS 管 MN3、NMOS 管 MN4、NMOS 管 MN5本文檔來自技高網...

【技術保護點】
一種用于大規模快閃存儲器的靈敏放大器，其特征在于，包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9和旁路電容C；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8和PMOS管MP9的襯底接電源電壓；所述NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8和NMOS管MN9的襯底接地；所述PMOS管MP1的源端接電源電壓，柵端接預充使能信號PREC_A，漏端同時接到NMOS管MN2的漏端和NMOS管MN3的源端，組成第一條預充支路；所述PMOS管MP2和PMOS管MP3組成第二條預充支路，所述PMOS管MP2的源端和襯底同時接電源電壓，漏端接到PMOS管MP3的源端，柵端接到PMOS管MP3的漏端，所述PMOS管MP3的柵端接預充使能信號PREC_B，漏端接到NMOS管MN3的漏端；所述NMOS管MN3的柵端接到PMOS管MP4和NMOS管MN4組成的鉗位反相器的輸出端，源端接到PMOS管MP4和NMOS管MN4組成的鉗位反相器的輸入端，同時接到NMOS管MN1和NMOS管MN2的漏端；所述NMOS管MN1的柵端接放電信號DISC，在無操作時對靈敏放大器電路進行放電；所述NMOS管MN2的柵端接選通信號BANK，使得靈敏放大器與存儲數據通道隔離開，所述NMOS管MN2的源端接到存儲數據通道輸入DATA；所述PMOS管MP5、PMOS管MP6、PMOS管MP7和PMOS管MP8組成電流鏡像模塊；所述PMOS管MP5和PMOS管MP7柵端連接在一起并外接使能信號EN_SA，所述PMOS管MP5的漏端分別連到PMOS管MP6的源端，所述PMOS管MP7的漏端連到MP8的源端，所述PMOS管MP6和PMOS管MP8的柵端連接在一起并接到PMOS管MP6的漏端，從而將讀取到的數據通道電流鏡像到PMOS管MP6和PMOS管MP8支路上；所述PMOS管MP8的漏端連接到由PMOS管MP9和PMOS管MN5組成的感應輸出反相器的輸入端，感應輸出反相器的輸出端為靈敏放大器的輸出端，同時PMOS管MP8的漏端連接到NMOS管MN6的漏端；所述NMOS管MN6、NMOS管MN7、NMOS管MN8和NMOS管MN9組成參考電流輸入端的電流鏡像模塊；所述NMOS管MN8的漏端外接輸入參考電流Iref，同時連接到NMOS管MN6和NMOS管MN8的柵端，所述NMOS管MN8的源端連接到NMOS管MN9的漏端和柵端，同時連接到旁路電容C的一端，所述旁路電容C的另一端接地；所述NMOS管MN7和NMOS管MN9的柵端連接到一起，所述NMOS管MN7的漏端連接到NMOS管MN6的源端。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：劉明，張君宇，張滿紅，霍宗亮，謝常青，潘立陽，陳映平，劉阿鑫，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：