無核心層的封裝基板及其制造方法技術

一種無核心層的封裝基板及其制造方法，該無核心層的封裝基板包括：由至少一介電層、線路層與導電結構所組成的線路增層結構、埋設于該線路增層結構最下層介電層中的第一電性接觸墊、設于該線路增層結構最上層線路層上的多個金屬凸塊、設于該線路增層結構最上層表面與該金屬凸塊上的介電保護層、以及埋設于該介電保護層中且電性連接該金屬凸塊的第二電性接觸墊。借由該第二電性接觸墊嵌接該金屬凸塊，且該第二電性接觸墊的全部頂表面完全外露，以增加該第二電性接觸墊與芯片之間、及該第二電性接觸墊與金屬凸塊之間的結合力。

【技術實現步驟摘要】

本專利技術有關一種封裝基板,尤指一種無核心 層(coreless)的封裝基板及其制造方法。
技術介紹
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前半導體封裝結構已開發出不同的封裝型態，例如打線式或覆晶式，是于一封裝基板上設置半導體芯片，且該半導體芯片借由導線或焊錫凸塊電性連接至該封裝基板上。為了滿足半導體封裝件高整合度(integration)及微型化(miniaturization)的封裝需求，以供更多主、被動組件及線路載接，封裝基板也逐漸由雙層電路板演變成多層電路板(multi-layerboard),以于有限的空間下運用層間連接技術(interlayer connection)以擴大封裝基板上可供利用的線路布局面積，并能配合高線路密度的集成電路(integrated circuit)的使用需求，且降低封裝基板的厚度，而能達到封裝結構輕薄短小及提高電性功能的目的。現有技術中，封裝基板是由一具有內層線路的核心板及對稱形成于其兩側的線路增層結構所構成。因使用核心板將導致整體結構厚度增加，所以難以滿足電子產品功能不斷提升而體積卻不斷縮小的需求。因此，遂發展出無核心層(coreless)的封裝基板，以縮短導線長度及降低整體結構厚度而符合高頻化、微小化的趨勢。如圖I所示的無核心層的封裝基板1，其制造方法包括于一承載板(圖未不)上形成第一介電層10,且于該第一介電層10上形成具有多個第一電性接觸墊110的第一線路層11 ;于該第一介電層10與第一線路層11上形成線路增層結構12，該線路增層結構12具有至少一第二介電層120，且于該第二介電層120上形成有第二線路層121，并借由導電盲孔122電性連接該第一與第二線路層11，121，又最上層的第二線路層121具有多個第二電性接觸墊123 ;移除該承載板，以外露該第一介電層10 ;于該第一介電層10、最上層的第二介電層120與第二線路層121上形成如綠漆的防焊層14a，14b ;于該防焊層14a, 14b與第一介電層10上形成多個開孔140a, 140b,以對應外露各該第一及第二電性接觸墊110，123的部分頂表面；于該開孔140a，140b中形成金屬凸塊13a，13b，以結合焊球15a，15b，令上側焊球15b用以接置芯片的焊錫凸塊(圖未示)，而下側焊球15a用以接置電路板(圖未示)。然而,現有封裝基板I中，需于該防焊層14a，14b上形成開孔140a，140b，而焊球15a，15b與開孔140a，140b之間的對位不易，因而增加工藝難度。此外，該防焊層14b的開孔140b僅露出該第二電性接觸墊123的部分頂表面，而非外露全部頂表面，以致于該金屬凸塊13b的頂表面的面積縮小，導致于后續接置芯片時，該金屬凸塊13b與芯片之間的結合力減小，使該芯片容易脫落因而損毀。又，為了避免該上側焊球15b之間相連接而產生短路，且需考量該防焊層14b的開孔140b的尺寸以維持該金屬凸塊13b的結合力，所以各該第二電性接觸墊123之間的距離需增加，使該第二電性接觸墊123的間距無法細間距化，導致難以提高該第二電性接觸墊123的布設密度。因此，如何克服上述現有技術中的種種問題，實已成目前亟欲解決的課題。
技術實現思路
鑒于上述現有技術的種種缺失，本專利技術提供一種，以增加該第二電性接觸墊與芯片之間、及該第二電性接觸墊與金屬凸塊之間的結合力。本專利技術所提供之無核心層的封裝基板的制造方法，包括提供一具有相對兩表面的承載板，且于該承載板的表面上形成多個第一電性接觸墊；于該承載板及該些第一電性接觸墊上形成線路增層結構，該線路增層結構具有至少一介電層、設于各該介電層上的線路層、及設于各該介電層中且電性連接各該線路層的多個導電結構，該第一電性接觸墊埋設于該最下層的介電層中，且該最下層的介電層中的導電結構電性連接該些第一電性接觸墊；于該最上層的線路層上形成多個金屬凸塊；于該最上層的介電層與最上層的線路層上形成介電保護層，以包覆該些金屬凸塊；于該介電保護層上形成多個凹槽，以對應外露該些 金屬凸塊，且該金屬凸塊突出該凹槽底部；于各該凹槽中形成用以嵌接及電性連接該金屬凸塊的第二電性接觸墊，以供電性連接半導體芯片；以及移除該承載板，使各該第一電性接觸墊外露于該最下層的介電層表面。依上述制造方法可知，借由于凹槽中形成第二電性接觸墊，使該第二電性接觸墊的全部頂表面完全外露，以于后續接置半導體芯片時，可避免如現有技術的焊球與開孔之間的對位問題，將半導體芯片直接放置于該第二電性接觸墊上即可，因而使制造方法簡易化。此外，該第二電性接觸墊嵌接該金屬凸塊，且該第二電性接觸墊的全部頂表面完全外露，相比于現有技術，不僅增加該第二電性接觸墊與半導體芯片之間的結合面積，使該第二電性接觸墊與半導體芯片之間的結合力增加，也增加該第二電性接觸墊與該金屬凸塊之間的結合力，所以該芯片不易脫落或損毀。又，因該多個凹槽中的第二電性接觸墊的面積可依工藝需求微縮，使該金屬凸塊之間的距離可縮小，只要該第二電性接觸墊不會相碰觸即可，所以各該金屬凸塊之間的距離及各該第二電性接觸墊之間的距離可達到細間距化，以提高第二電性接觸墊的布設密度。另外，依前述的本專利技術無核心層的封裝基板的制造方法，本專利技術還提供一種無核心式封裝基板及該制造方法的更具體技術，詳如后述。附圖說明圖I為現有無核心層的封裝基板的剖視示意圖；圖2A至圖2G為本專利技術無核心層的封裝基板的制造方法的剖視示意圖；其中，圖2G’為圖2G的另一實施例；圖3、圖3’及圖3”為本專利技術無核心層的封裝基板的不同實施例的剖視示意圖；以及圖4、圖4’及圖4”為本專利技術無核心層的封裝基板后續應用的不同實施例的剖視示意圖。主要組件符號說明1,2,2a封裝基板10第一介電層11第一線路層110，21，21’第一電性接觸墊12，22線路增層結構120第二介電層121第二線路層 122,222 導電盲孔123，25第二電性接觸墊13a, 13b, 23 金屬凸塊14a, 14b 防焊層140a, 140b 開孔15a, 15b 焊球20承載板201剝離層220介電層220a 線路槽221，221’ 線路層222’ 導電柱24介電保護層240 凹槽25a金屬材250導電層3 焊球4半導體芯片40焊錫凸塊41 底膠。具體實施例方式以下借由特定的具體實施例說明本專利技術的實施方式，熟悉此技藝的人士可由本說明書所揭示的內容輕易地了解本專利技術的其它優點及功效。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技藝的人士的了解與閱讀，并非用以限定本專利技術可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本專利技術所能產生的功效及所能達成的目的下，均應仍落在本專利技術所揭示的
技術實現思路
得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“下方”、“上方”及“一”等用語，也僅為便于敘述的明了，而非用以限定本專利技術可實施的范圍，其相對關系的改變或調整，在無實質變更
技術實現思路
下，也當視為本專利技術可實施的范疇。請參閱圖2A至圖2G，其為本專利技術無核心層的封裝基板的制造方法的剖視示意圖。如圖2A所不,首先,提供一具有相對兩表面的承載板20,且于該承載板20的兩表面本文檔來自技高網...

【技術保護點】
一種無核心層的封裝基板，包括：線路增層結構，其具有至少一介電層、設于各該介電層上的線路層、及設于各該介電層中且電性連接各該線路層的多個導電結構；多個第一電性接觸墊，其嵌埋于該最下層的介電層上，且電性連接部分該導電結構，并外露于該最下層的介電層表面；多個金屬凸塊，其設于該最上層的線路層；介電保護層，其設于該最上層的介電層、最上層的線路層與該些金屬凸塊上，且具有外露該金屬凸塊的多個凹槽，令該金屬凸塊突出該凹槽底部；以及第二電性接觸墊，其設于各該凹槽中以嵌接各該金屬凸塊，且該第二電性接觸墊電性連接該金屬凸塊，以供電性連接半導體芯片。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：曾子章，何崇文，
申請(專利權)人：欣興電子股份有限公司，
類型：發明
國別省市：