具備與移位寄存段的第1晶體管具備的2個源極/漏極電極(Tr4s、Tr4d)中的至少一方在與上述第1晶體管的柵極電極(Tr4g)相反的一側在膜厚方向相對的電容電極(CAPm)。電容電極(CAPm)和與電容電極(CAPm)相對的任一方源極/漏極電極(Tr4s、Tr4d)中的任一方與移位寄存段的輸出晶體管的控制電極電連接。
【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及用于顯示面板的柵極驅動器等的移位寄存器的電路圖案布局。
技術介紹
近年來，用非晶硅在液晶面板上形成柵極驅動器、實現成本削減的柵極單片化正在進行。柵極單片也被稱為無柵極驅動器、面板內置柵極驅動器、柵極嵌入式面板等。圖15中示出專利文獻I所記載的利用這樣的柵極單片技術形成的柵極驅動部400的框圖。該柵極驅動部400形成將多個分別與柵極線對應地連結的級410級聯連接的構成。各級410具有置位端子S、柵極電壓端子GV、一對時鐘端子CK1、CK2、復位端子R，并且具有柵極輸出端子OUTl以及進位輸出端子0UT2。 各級、例如第j級STj的置位端子S被輸入前段級STj-I的進位輸出、即前段進位輸出Cout (j-Ι),復位端子R被輸入后段級STj+Ι的柵極輸出、即后段柵極輸出Gout (j+Ι)。時鐘端子CKl、CK2被輸入時鐘信號CLKl、CLK2，柵極電壓端子GV被輸入柵極截止電壓Voff0但是，第I級STj的置位端子S被輸入掃描開始信號STV。柵極輸出端子OUTI輸出柵極輸出Gout (j)，進位輸出端子0UT2輸出進位輸出Cout (j)。接著，圖16中示出級410的構成。級410包含輸入部420、上拉驅動部430、下拉驅動部440以及輸出部450。簡單說明該構成的級410的動作，當前段進位輸出Cout (j-Ι)為高電平(High)時，上拉驅動部430的晶體管M4為導通狀態，電容C3被充電，連接點Jl變為高電平。此時，輸出部450的晶體管M10、M11為導通狀態，但當時鐘信號CLKl為高電平時，通過作為自舉電容的電容C3使連接點Jl的電位上沖，因此作為柵極輸出Gout (j)和進位輸出Cout (j)得到充分高電平。當后段柵極輸出Gout (j+Ι)變為高電平時，晶體管M5、M13為導通狀態，使連接點Jl、J2復位為低電平(Low)。其他輸入部420、上拉驅動部430、以及下拉驅動部440的構成是用于將連接點J1、J2適當地保持為高電平或者低電平的電路。接著，圖17中示出晶體管MlO的圖案布局。晶體管MlO是進行柵極輸出Gout (j)的晶體管，所以需要大的柵極寬度(溝道寬度)。因此，成為一對漏極/源極電極的輸入電極73和輸出電極75分別構成為梳齒狀，以相互哨合的方式配置。梳齒狀的輸入電極73分別連接到輸入信號線連結部72。輸入信號線連結部72連接著輸入信號線70a。梳齒狀的輸出電極75分別連接到輸出信號線連結部76。輸出信號線連結部76連接到輸出電極擴展部79。并且，為了在晶體管MlO的柵極與源極之間形成電容C3，作為柵極電極的控制電極125和輸出電極擴展部79以在膜厚方向相互相對的方式配置。而且，以與控制電極125之間在膜厚方向夾著輸出電極擴展部79的方式配置有輔助電極83，控制電極125和輔助電極83通過接觸孔183相互連接。輸出電極擴展部79通過接觸孔186連接到連結輔助構件84。連結輔助構件84連接著輸出信號線70b。連結輔助構件84還通過接觸孔188連接到連結部129。連結部129連接著柵極線121。現有技術文獻專利文獻專利文獻I :日本公開專利公報“特開2005-352455號公報(公開日2005年12月22日)”專利文獻2 :日本公開專利公報 “特開平11-190857號公報(公開日1999年7月13 日)”
技術實現思路
專利技術要解決的問題如圖17的說明所記載的那樣，專利文獻I的電容C3形成如下構成在與作為輸出晶體管的晶體管MlO的區域相鄰的區域，在膜厚方向隔著絕緣膜層疊有控制電極125、輸出電極擴展部79以及輔助電極83。由此，如圖18所示，電容ClOl和電容C102并聯，形成相當于電容C3的自舉電容，電容ClOl通過相當于輸出電極擴展部79的源極金屬102和相當于控制電極125的柵極金屬101在膜厚方向相對而形成，電容C102通過源極金屬102和相當于輔助電極83的像素電極層103在膜厚方向相對而形成。但是，輸出晶體管的柵極寬度非常大，因此元件尺寸非常大，所以作為自舉電容執行功能的電容C3的元件面積也相應地變大。因此，當與大面積的輸出晶體管相鄰地設置這樣的大面積的電容時，顯示面板的邊框面積增大。這樣，利用現有的柵極單片技術形成的移位寄存器具有如下問題連接到輸出晶體管的自舉電容需要大面積，使顯示面板的邊框面積增大。或者具有如下問題不能形成充分的自舉電容，不能進行移位寄存段的穩定的驅動。本專利技術是鑒于上述現有的問題而完成的，其目的在于實現能達到連接到移位寄存段的晶體管的電容的面積節省的移位寄存器和具備該移位寄存器的顯示裝置。用于解決問題的方案為了解決上述問題，本專利技術的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，上述第I晶體管具備與2個源極/漏極電極中的至少一方在與柵極電極相反的一側在膜厚方向相對的電容電極，上述電容電極和與上述電容電極相對的任一方上述源極/漏極電極中的任一方與上述移位寄存段的輸出晶體管的控制電極電連接。根據上述的專利技術，在與第I晶體管具備的2個源極/漏極電極中的至少任一方之間形成某種電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用大致與有源區域在膜厚方向相對的區域進行追加。因此，能將邊框區域抑制得小。綜上所述，能起到可實現如下移位寄存器的效果能達到連接到移位寄存段的晶體管的電容的面積節省。另外，在第I晶體管是移位寄存段的輸出晶體管的情況下，起到下面的效果。即，起到能形成充分的自舉電容、能進行移位寄存段的穩定的驅動的效果，另外，起到如下效果在第I晶體管的柵極電極與第I晶體管具備的2個源極/漏極電極中的至少任一方之間追加自舉電容等電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用大致與有源區域在膜厚方向相對的區域進行追加。為了解決上述問題，本專利技術的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，關于該第I晶體管，從其他元件連接到上述第I晶體管的柵極電極和2個源極/ 漏極電極中的一電極的第I配線與從另一其他元件連接到上述第I晶體管的上述柵極電極和上述2個源極/漏極電極中的不同的一電極的第2配線相互在膜厚方向相對地配置，上述第I配線和上述第2配線使用相互不同的金屬層。根據上述的專利技術，通過將已設置的不同的配線區域相互相對配置，能對第I晶體管追加電容。由此，在第I晶體管的任意的電極間追加電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用已設置的配線區域進行追加。因此，能將邊框區域抑制得小。綜上所述，起到能實現如下移位寄存器的效果能達到連接到移位寄存段的晶體管的電容的面積節省。另外，起到如下效果在第I晶體管是移位寄存段的輸出晶體管的情況下，能形成充分的自舉電容，能進行移位寄存段的穩定的驅動。另外，因為能將配線的金屬層原樣地用于電容的追加，所以起到如下效果能以在金屬層的加工中使用的光掩模進行圖案形成，不會伴隨工藝工序的復雜化，并且不必新追加電容電極材料。為了解決上述問題，本專利技術的移位寄存器的特征在于，在本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：堀內智，吉田昌弘，山田崇晴，小笠原功，田中信也，菊池哲郎，
申請(專利權)人：夏普株式會社，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。