移位寄存器制造技術

將單位電路(11)進行級聯，以構成移位寄存器。單位電路(11)所包含的電容(Cap2)的一個電極與晶體管(T2)的柵極端子(節點(N1))相連接，其另一個電極與節點(N2)相連接。在節點(N1)的電位為低電平時，由晶體管(T3～T5)所構成的補償電路對節點(N2)提供時鐘信號(CKB)，在節點(N1)的電位為高電平時，由晶體管(T3～T5)所構成的補償電路對節點(N2)施加低電平電位。由此，即使在晶體管(T2)的柵極電位隨著時鐘信號(CK)的變化而發生變化時，也會經由電容(Cap2)來提供抵消該變化的信號，從而使晶體管(T2)的柵極電位保持穩定。由此，來防止輸出晶體管的控制端子電位隨著時鐘信號的變化而發生變化。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及移位寄存器，特別涉及適用于顯示裝置的驅動電路等的移位寄存器。
技術介紹
有源矩陣型的顯示 裝置以行為單位選擇配置成二維形狀的像素電路，并對所選出的像素電路寫入對應于視頻信號的灰度電壓，從而顯示圖像。在這樣的顯示裝置中，為了以行為單位選擇像素電路，設置有包含移位寄存器的掃描信號線驅動電路。另外，作為使顯示裝置實現小型化的方法，已知有利用用于形成像素電路內的TFT (Thin Film Transistor :薄膜晶體管)的制造工藝、來將掃描信號線驅動電路與像素電路一起在顯示面板上形成為一體的方法。例如利用非晶硅TFT來形成掃描信號線驅動電路。將掃描信號線驅動電路形成為一體而得的顯示面板也被稱為柵極驅動器單片面板。關于掃描信號線驅動電路所包含的移位寄存器，以往已知有各種電路(例如，專利文獻I 3)。在專利文獻I中，記載有將圖15所示的單位電路91進行級聯而形成的移位寄存器。單位電路91包含五個晶體管Ql Q5、以及電容Cl。晶體管Q2具有作為使移位寄存器的輸出信號OUT變為規定電平(這里為高電平)的輸出晶體管的功能。在專利文獻2和專利文獻3中，也記載有將包含輸出晶體管的單位電路進行級聯而形成的移位寄存器。圖16是表示輸出晶體管的連接方式的圖。如圖16所示，對輸出晶體管Qo的漏極端子施加時鐘信號CK，柵極端子與節點NI相連接，源極端子與輸出端子OUT相連接。在該電路中，在輸出晶體管Qo的柵極一漏極之間會產生寄生電容Cp。因此，若時鐘信號CK發生變化，則節點NI的電位也會經由寄生電容Cp而發生變化。特別是若在節點NI的電位為低電平的期間內，時鐘信號CK變為高電平，則節點NI的電位會變得比正常的低電平電位要高。因此，輸出晶體管Qo的漏電流會增加，輸出信號OUT的低電平電位會變得不穩定。為了解決該問題，單位電路91包含有晶體管Q5。在單位電路91中，若時鐘信號CK變為高電平，則晶體管Q5成為導通狀態，從而對節點NI施加輸出信號OUT的低電平電位。這樣，對節點NI反復施加低電平電位，從而能使輸出信號OUT的低電平電位保持穩定。專利文獻I :日本專利特開2005 - 50502號公報專利文獻2 :國際公開第92/15992號刊物專利文獻3 日本專利特開平8 - 87897號公報
技術實現思路
然而，在將單位電路91進行級聯而形成的現有的移位寄存器中，存在以下問題。在單位電路91中，晶體管Q5的閾值電壓會因老化(隨時間劣化)而升高。因此，若使現有的移位寄存器長時間動作，則由于晶體管Q5的導通電流會減小，因此，在時鐘信號CK為高電平的期間內，無法將節點NI的電位下拉成低電平。另外，由于在晶體管Q5的柵極一漏極之間會產生新的寄生電容，因此，還存在以下問題即，在時鐘信號CK發生變化時，節點NI的電位會變得更容易發生變化。因此，本專利技術的目的在于，提供一種能防止輸出晶體管的控制端子電位隨著時鐘信號的變化而發生變化的移位寄存器。本專利技術的第I方面是一種移位寄存器，該移位寄存器具有將多個單位電路進行級聯而形成的結構，并基于多個時鐘信號來進行動作，其特征在于，所述單位電路包括輸出晶體管，對該輸出晶體管的第一導通端子提供一個時鐘信號，其第二導通端子與輸出節點相連接；置位晶體管，該置位晶體管根據所施加的置位信號，來對所述輸出晶體管的控制端子施加導通電位； 復位晶體管，該復位晶體管根據所施加的復位信號，來對所述輸出晶體管的控制端子施加截止電位；以及電容，該電容的一個電極與所述輸出晶體管的控制端子相連接，對其另一個電極提供用于使所述輸出晶體管的控制端子的截止電位保持穩定的信號。本專利技術的第2方面的特征在于，在本專利技術的第I方面中，對所述電容的另一個電極提供向與提供給所述輸出晶體管的時鐘信號相反的方向變化的信號。本專利技術的第3方面的特征在于，在本專利技術的第2方面中，所述單位電路還包括補償電路，在所述輸出晶體管的控制端子電位為截止電位時，該補償電路對與所述電容的另一個電極相連接的節點提供與提供給所述輸出晶體管的時鐘信號反相的反相時鐘信號，在所述控制端子電位為導通電位時，該補償電路對所述節點施加截止電位。本專利技術的第4方面的特征在于，在本專利技術的第3方面中，所述補償電路包括第一晶體管，該第一晶體管根據所述時鐘信號，來對所述節點施加截止電位；第二晶體管，該第二晶體管根據所述反相時鐘信號，來對所述節點施加導通電位；以及第三晶體管，在所述輸出晶體管的控制端子電位為導通電位時，該第三晶體管對所述節點施加截止電位。本專利技術的第5方面的特征在于，在本專利技術的第4方面中，所述補償電路還包括第四晶體管，在所述節點的電位為導通電位時，該第四晶體管對所述輸出晶體管的控制端子施加截止電位。本專利技術的第6方面的特征在于，在本專利技術的第2方面中，所述電容具有與所述輸出晶體管的第一導通端子和控制端子之間的寄生電容相同程度的電容量。本專利技術的第7方面的特征在于，在本專利技術的第I方面中，對所述電容的另一個電極提供下一級的單位電路的輸出信號。本專利技術的第8方面的特征在于，在本專利技術的第I方面中， 所述單位電路所包含的晶體管由底柵型晶體管構成，所述電容與連接于所述輸出晶體管的控制端子的晶體管分開形成。本專利技術的第9方面的特征在于，在本專利技術的第I方面中，所述單位電路所包含的晶體管由底柵型晶體管構成，形成所述電容，以作為與所述輸出晶體管的控制端子相連接的一個晶體管的控制端子和一個導通端子之間的寄生電容。本專利技術的第10方面的特征在于，在本專利技術的第I方面中，所述單位電路還包括輸出復位晶體管，該輸出復位晶體管根據所述復位信號，來對所述輸出節點施加截止電位。根據本專利技術的第I方面，經由電容，對輸出晶體管的控制端子提供用于使該控制端子的截止電位保持穩定的信號。由此，即使在輸出晶體管的控制端子電位隨著時鐘信號的變化而發生變化時，也能經由電容來提供抵消該變化的信號，從而能使輸出晶體管的控制端子電位保持穩定。另外，在對輸出晶體管的控制端子提供上述信號時使用電容，從而即使在經過長時間后，也能維持使輸出晶體管的控制端子電位保持穩定的能力。根據本專利技術的第2方面，經由電容，對輸出晶體管的控制端子提供向與提供給輸 出晶體管的時鐘信號相反的方向變化的信號。由此，即使在輸出晶體管的控制端子電位隨著時鐘信號的變化而發生變化時，也能經由電容來提供抵消該變化的信號，從而能使輸出晶體管的控制端子電位保持穩定。根據本專利技術的第3方面，使用根據輸出晶體管的控制端子電位來切換并提供反相時鐘信號和截止電位的補償電路，從而能在控制端子電位為導通電位時將輸出信號正確進行輸出，并能在控制端子電位為截止電位時使控制端子電位穩定于截止電位。根據本專利技術的第4方面，能利用三個晶體管來構成補償電路，所述補償電路根據輸出晶體管的控制端子電位來切換并提供反相時鐘信號和截止電位。根據本專利技術的第5方面，設置第四晶體管，從而能防止輸出晶體管的控制端子電位隨著輸出信號的變化而發生變化。根據本專利技術的第6方面，設置具有與輸出晶體管的第一導通端子和控制端子之間的寄生電容相同程度的電容量的電容，從而能有效防止輸出晶體管的控制端子電位隨著時鐘信號的變化而發生變化。根據本專利技術的第7方面，對電容的另一個電極提供下一級的單位電路的輸出信號，從而即使在輸出晶體管的控制端子電位隨著時鐘信號的變本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】2010.05.24 JP 2010-1186461.一種移位寄存器，該移位寄存器具有將多個單位電路進行級聯而形成的結構，并基于多個時鐘信號來進行動作，其特征在于， 所述單位電路包括 輸出晶體管，對該輸出晶體管的第一導通端子提供一個時鐘信號，其第二導通端子與輸出節點相連接； 置位晶體管，該置位晶體管根據所施加的置位信號，來對所述輸出晶體管的控制端子施加導通電位； 復位晶體管，該復位晶體管根據所施加的復位信號，來對所述輸出晶體管的控制端子施加截止電位；以及 電容，該電容的一個電極與所述輸出晶體管的控制端子相連接，對其另一個電極提供用于使所述輸出晶體管的控制端子的截止電位保持穩定的信號。2.如權利要求I所述的移位寄存器，其特征在于， 對所述電容的另一個電極提供向與提供給所述輸出晶體管的時鐘信號相反的方向變化的信號。3.如權利要求2所述的移位寄存器，其特征在于， 所述單位電路還包括補償電路，在所述輸出晶體管的控制端子電位為截止電位時，該補償電路對與所述電容的另一個電極相連接的節點提供與提供給所述輸出晶體管的時鐘信號反相的反相時鐘信號，在所述控制端子電位為導通電位時，該補償電路對所述節點施加截止電位。4.如權利要求3所述的移位寄存器，其特征在于， 所述補償電路包括第一...

【專利技術屬性】
技術研發人員：菊池哲郎，田中信也，嶋田純也，山崎周郎，
申請(專利權)人：夏普株式會社，
類型：
國別省市：