本發(fā)明專利技術涉及一種解決CMMB系統(tǒng)中3種不同碼率RS碼并行編碼的方案，其特征在于，所述系統(tǒng)的多碼率RS碼的并行編碼器主要由移位寄存器、8位二輸入異或門、求和陣列和乘積選擇器四部分組成。所有有限域乘法器共享求和陣列中的255個多輸入異或門。每個乘積選擇器從中選取8個多輸入異或門的輸出組成一個有限域乘法器的結果，所有乘積選擇器同時完成64個有限域乘法的并行運算。該單一編碼器兼容3種碼率，控制邏輯簡單，能在保持編碼速度不變的前提下，極大降低資源需求，具有成本低、功耗小等特點。
【技術實現(xiàn)步驟摘要】
本專利技術涉及移動多媒體廣播領域，特別涉及一種CMMB系統(tǒng)中多碼率RS碼的并行編碼方法。
技術介紹
在數(shù)字通信系統(tǒng)中，為了提高數(shù)據(jù)在信道傳輸過程中的可靠性，往往采用前向糾錯技術抵抗噪聲和干擾的影響，降低誤碼率，提高接收質(zhì)量。里德——索羅門(Reed-Solomon, RS)碼具有強大的糾正隨機和突發(fā)差錯的能力，在現(xiàn)代通信系統(tǒng)中得到了廣泛的應用。CMMB系統(tǒng)采用了級聯(lián)碼，內(nèi)碼是LDPC碼，外碼是有限域GF (28)上的(240，k)系統(tǒng)縮短RS碼。RS碼長恒為n=240字節(jié)，碼率有4種。需要指出的是，(240，240)RS碼無需編 碼，實際上只需處理其它3種碼率RS碼的編碼。圖I給出了這3種碼率下RS碼的信息數(shù)據(jù)字節(jié)長度k和校驗數(shù)據(jù)字節(jié)長度r=n-k。傳統(tǒng)并行RS編碼器的結構如圖2所示，它主要由移位寄存器、8位二輸入異或門和有限域乘法器組成，其實現(xiàn)復雜度在很大程度上取決于有限域乘法器。有限域GF(2m)乘法器的工作原理是，將乘積和被乘數(shù)分別表示成IXm階二進制向量形式a和b，而將乘數(shù)表示成mXm階二進制矩陣形式C，它們之間滿足a=bC。眾所周知，有限域GF (2m)并行乘法是將bC分解為b與C的m個列向量的內(nèi)積運算并行完成。當乘數(shù)是常數(shù)時，內(nèi)積可簡化為矩陣C列向量中所有“I”對應的向量b中元素的求和運算，也就是說，有限域GF(2m)并行乘法可簡化為由向量b中元素的m個求和運算并行實現(xiàn)。可見，當乘數(shù)是常數(shù)時，一個有限域GF(2m)并行乘法器實際上是m個不同的多輸入異或門。這里所謂的多輸入異或門是指其輸入端的數(shù)目范圍是1、，包括單輸入和兩輸入。注意，單輸入異或門實際上是直連線。對于CMMB系統(tǒng)，m=8。RS高速編碼的現(xiàn)有解決方案是采用傳統(tǒng)的并行RS編碼器分別實現(xiàn)3種碼率的RS編碼。由圖I和2可知，這種處理方法共需要(16+48+64)*8=1024個寄存器，涉及16+48+64=128個有限域GF(28)并行乘法器，相當于(16+48+64)*8=1024個多輸入異或門。實際應用時，根據(jù)RS碼率從3種RS編碼器選擇一個進行編碼。綜上可見，現(xiàn)有解決方案需要耗費較多的資源，控制邏輯比較復雜。
技術實現(xiàn)思路
針對CMMB多碼率RS編碼的現(xiàn)有解決方案中存在的實現(xiàn)復雜度高這一技術缺點，本專利技術提供了一種碼率可變的高效并行編碼方法，使用單一編碼器處理多碼率RS碼，簡化控制邏輯，采用多輸入異或門復用機制有效降低對寄存器和邏輯資源的需求。如圖4所示，基于多輸入異或門復用機制的CMMB標準中多碼率RS碼的并行編碼器主要由4部分組成移位寄存器、8位二輸入異或門、求和陣列和乘積選擇器。有限域乘法器是RS編碼器的技術難點，而且在很大程度上決定了實現(xiàn)復雜度。本專利技術使用求和陣列和乘積選擇器完成有限域并行乘法的高效實現(xiàn)。所有有限域乘法器共享求和陣列中的255個多輸入異或門。每個乘積選擇器從中選取8個多輸入異或門的輸出組成一個有限域乘法器的結果，所有乘積選擇器同時完成64個有限域乘法的并行運算。多輸入異或門的復用機制能有效減少邏輯資源。本專利技術提供的單一并行編碼器能處理多碼率RS碼，從而簡化了控制邏輯，減少了對寄存器的需求。關于本專利技術的優(yōu)點與精神可通過接下來的專利技術詳述及附圖得到進一步的了解。附圖說明圖I給出了 3種碼率下RS碼的信息數(shù)據(jù)字節(jié)長度和校驗數(shù)據(jù)字節(jié)長度；圖2是傳統(tǒng)并行RS編碼器的結構框圖； 圖3是采用傳統(tǒng)并行RS編碼器分別實現(xiàn)3種碼率RS編碼時的乘數(shù)常數(shù)；圖4給出了碼率可變的并行RS編碼器的結構示意圖；圖5是求和陣列的構成示意圖；圖6是多碼率RS碼高效并行編碼器的乘數(shù)常數(shù)；圖7是乘積選擇器S1 (O彡I彡15)的結構框圖；圖8是乘積選擇器S1 (16 ^ I ^ 47)的結構框圖；圖9是乘積選擇器S1 (48 ^ I ^ 63)的結構框圖；圖10比較了 CMMB多碼率并行RS編碼的兩種解決方案的資源需求。具體實施例方式下面結合附圖和具體實施例對本專利技術作進一步說明，但不作為對本專利技術的限定。CMMB發(fā)射機的基帶處理涉及3種碼率RS碼的編碼，如圖I所示。如果采用圖2所示的傳統(tǒng)并行RS編碼器分別實現(xiàn)3種碼率的RS編碼，那么乘數(shù)常數(shù)gk,d (k=176、192或224，O彡d〈240-k)如圖3所示。圖4給出了碼率可變的并行RS編碼器的結構示意圖，它主要由移位寄存器、8位二輸入異或門、求和陣列和乘積選擇器四個功能模塊組成。移位寄存器由64個8位寄存器Rtl, R1, , R63級聯(lián)而成，相鄰寄存器之間插入了63個8位二輸入異或門。求和陣列對被乘數(shù)向量b中的8個元素遍歷求和，具體而言，是從b中選取i(l^i^8)個不同的元素進行模2加。由排列組合知識可知，窮舉可得到28-1=255個不同的求和表達式，可用255個多輸入異或門實現(xiàn)。多輸入異或門的輸入端數(shù)目范圍是廣8，當只有一個輸入端時，單輸入異或門實際上是直連線。綜上，求和陣列有8個輸入端和255個輸出端，其內(nèi)部由255個多輸入異或門組成，如圖5所示。乘積選擇器可同時完成64個有限域GF(28)并行乘法。乘積選擇器S1(O ^ I ^ 63)與求和陣列的部分輸出端相連，其輸入端數(shù)目與乘數(shù)常數(shù)Ckil (k=176、192或224，O ^ I ^ 63)密切相關，工作方式也受控于ck, i。圖6給出了碼率可變的并行RS編碼器的乘數(shù)常數(shù)ck, 10對比圖3和6可知，ck, I與gk, d之間存在一定關系當k=176時，Ck, i=gk, I (O 彡 I 彡 63);當 k=192 時，Ck, ^gkj χ_16 (16 彡 I 彡 63);當 k=224 時，ck, ^gkj ^48(48 ^ I ^ 63)。乘積選擇器S1(C) ( I ( 63)的輸入端數(shù)目取決于3個乘數(shù)常數(shù)(^,^1^=176、192或224)中的非零個數(shù)。當O彡I彡15時，只有C17fu非零，S1有1*8=8個輸入端，如圖7所示；當16彡I彡47時，C1761和C192a非零，S1有2*8=16個輸入端，如圖8所示；當48彡I彡63時，3個ck, i全部非零，S1有3*8=24個輸入端，如圖9所示。乘積選擇器S1 (O < I < 63)的輸入端與求和陣列的部分輸出端相連。如前所述，當乘數(shù)是常數(shù)時，有限域GF(28)并行乘法可簡化為由被乘數(shù)向量b中元素的8個求和運算并行實現(xiàn)，而這8個求和運算完全取決于乘數(shù)常數(shù)對應的二進制矩陣C的8個列向量。這意味著，可根據(jù)乘數(shù)常數(shù)Cka從求和陣列的255個輸出端中選擇8個組成一次有限域GF (28)并行乘法的結果。在圖7、中，乘積選擇器S1 (0^1^ 63)的第I組8位輸入端取決于乘數(shù)常數(shù)C176,1 ;乘積選擇器S1 (16 < I < 63)的第2組8位輸入端取決于乘數(shù)常數(shù)C192^ ；乘積選擇器S1 (48^1^ 63)的第3組8位輸入端取決于乘數(shù)常數(shù)(^4;1。乘積選擇器S1 (O < I < 63)的工作方式受控于乘數(shù)常數(shù)Cu。在圖7中，當控制端是C17fu時,乘積選擇器S1 (O彡I彡15)的輸出等于輸入；而當控制端是Cw2a = C2241=O 時，輸出全零。在圖8中，當控制端是C17fu和C192J時，乘積選擇器SJ 16 (本文檔來自技高網(wǎng)...
【技術保護點】
一種適合于CMMB標準采用的3種不同碼率RS碼的并行編碼器，對于3種碼率，RS碼長均為n=240字節(jié)，信息數(shù)據(jù)長度k分別是176、192、224字節(jié)，校驗數(shù)據(jù)長度r分別是64、48、16字節(jié)，其特征在于，所述并行編碼器基于多輸入異或門復用機制，主要包括以下部件：移位寄存器，由64個8位寄存器R0,R1，...,R63級聯(lián)而成；8位二輸入異或門，位于寄存器之間，共63個；求和陣列，對被乘數(shù)向量b中的8個元素遍歷求和；乘積選擇器Sl，同時完成64個有限域GF(28)并行乘法，其輸入端數(shù)目和工作方式與乘數(shù)常數(shù)ck，l密切相關，其中，0≤l≤63，k=176、192或224。
【技術特征摘要】
【專利技術屬性】
技術研發(fā)人員：蔡超時，張鵬，楊剛，
申請(專利權)人：蘇州威士達信息科技有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。