一種雙柵四端III族氮化物增強型HEMT器件的封裝結構，包括基座以及，安裝在基座上的HEMT器件，該器件包括異質結構以及通過異質結構中的二維電子氣形成電連接的源、漏極，該異質結構包括：設置于源、漏極之間的第一半導體，形成于第一半導體表面的第二半導體，設于第二半導體表面的主柵，形成于第二半導體和主柵表面的介質層，設于介質層表面的頂柵；以及，用于使主、頂柵實現同步信號控制的分壓補償電路等，該分壓補償電路主要由電阻和電容等分立器件組成。藉由所述分壓補償電路，可以調控頂柵和主柵所加電壓的幅值和相位關系。本發明專利技術可以對增強型HEMT器件中的“電流崩塌效應”進行有效控制，并可以將雙柵電極四端器件等同于三端器件應用于電路中。
【技術實現步驟摘要】
本專利技術涉及一種增強型高電子遷移率晶體管器件(Enhancement-mode HighElectron Mobility Transistor , E-mode HEMT),尤其涉及一種雙柵四端 III 族氮化物增強型HEMT器件的封裝結構，其可應用于功率開關等設備中。
技術介紹
由于壓電極化和自發極化效應，在III族氮化物半導體異質結構上(Heterostructure),如AlGaN/GaN,能夠形成高濃度的二維電子氣。另外，III族氮化物半導體，具有高的絕緣擊穿電場強度以及良好的耐高溫特性。III族氮化物異質結構制備的HEMT，不僅可以應用于高頻器件方面，而且適合應用于高電壓、大電流的功率開關器件。應用到大功率開關電路中時，為了電路的設計簡單和安全性方面考慮，一般要求開關器件為常關型， 即增強型器件(E-M0DE)。現有的III族氮化物半導體E-MODE HEMT器件應用于高壓大功率開關器件時，漏電極輸出電流往往跟不上柵電極控制信號的變化，即導通瞬態延遲比較大，此即為III族氮化物半導體HEMT器件的“電流崩塌現象”，對器件的實用性具有嚴重的影響。現有的對“電流崩塌現象”的解釋之一是“虛柵模型”。“虛柵模型”認為在器件關斷態時，有電子注入到柵附近的半導體表面或內部，從而被表面態或缺陷捕獲形成一帶負電荷的區域(虛柵)，帶負電荷的虛柵由于靜電感應會降低柵漏、柵源連接區的溝道電子濃度，當器件開啟時，柵下的溝道雖然可以很快積累大量的電子，但是由于虛柵電荷不能及時釋放，虛柵下的溝道電子濃度較低，所以漏端輸出電流較小，只有虛柵電荷充分釋放后，漏端電流才能恢復到直流狀態的水平。目前，常用的抑制電流崩塌的方法有對半導體進行表面處理，降低表面態或界面態密度；通過場板結構降低柵電極靠近漏電極一端的電場強度，降低電子被表面態和缺陷捕獲的概率，抑制電流崩塌。但以上所述抑制電流崩塌的方法在大電流、大電壓的情況下效果并不理想。為了抑制“電流崩塌效應”，本案專利技術人曾提出了一種新型III族氮化物E-MODEHEMT器件，該器件具有疊層雙柵結構，通過對柵下局部區域進行F離子注入形成負電荷區實現增強型器件，其藉由頂柵和主柵的相互配合對溝道中二維電子氣進行調控，使E-MODEHEMT (Enhancement-mode High Electron Mobility Transistor,增強型高電子遷移率晶體管)漏電極輸出電流與柵端電壓的變化保持一致，從根本上抑制“電流崩塌效應”。該新型疊層雙柵HEMT器件與傳統的源、漏、柵三端HEMT器件不同，是一個四端器件。然而，目前電力電子電路中的功率開關器件都是以三端的形式工作，四端器件應用到電路中需要對電路設計做進一步的修改，因此會增加其封裝結構及相關電路的復雜度。
技術實現思路
本專利技術的目的在于提供一種雙柵四端III族氮化物增強型HEMT器件的封裝結構，其通過在封裝結構中設置分壓補償電路，可將疊層雙柵四端HEMT器件轉換成傳統三端HEMT器件結構，從而克服了現有技術中的不足。為實現上述專利技術目的，本專利技術采用了如下技術方案 一種雙柵四端III族氮化物增強型HEMT器件的封裝結構，包括 基座， 以及，安裝在基座上的雙柵四端III族氮化物增強型HEMT器件，包括異質結構以及通過異質結構中的二維電子氣形成電連接的源極與漏極， 其中，所述異質結構包括 第一半導體，其設置于源極和漏極之間， 第二半導體，其形成于第一半導體表面，并具有寬于第一半導體的帶隙，且第二半導·體表面設有主柵，所述主柵位于源極與漏極之間靠近源極一側，并與第二半導體形成金屬-半導體接觸， 介質層，其形成于第二半導體和主柵表面，并設置在源極與漏極之間，且介質層表面設有頂柵，所述頂柵對主柵形成全覆蓋，且至少所述頂柵的一側邊緣部向漏極或源極方向延伸設定長度距離； 所述源極、漏極、主柵和頂柵分別與分布在基座上的復數個基座接出端電連接； 進一步的，該雙柵四端III族氮化物增強型HEMT器件的封裝結構還包括 用于使所述主柵和頂柵實現同步信號控制的分壓補償電路。進一步的，所述分壓補償電路包括 并聯設置于源極與主柵之間的至少一第一電容和/或至少一第一電阻， 并聯設置于主柵與頂柵之間的至少一第二電容和/或至少一第二電阻。作為較佳實施方案之一，所述源極、主柵和頂柵分別與一第一基座接出端、一第四基座接出端及一第三基座接出端電連接，第一電容和第一電阻分別設于第一基座接出端與主柵之間，所述第二電容和第二電阻分別設于主柵及第三基座接出端之間。作為較佳實施方案之一，所述第一電容、第二電容、第一電阻和第二電阻均米用分立器件。作為較佳實施方案之一，所述源極與漏極分別與電源的低電位和高電位連接。 作為較佳實施方案之一，所述主柵設于第二半導體的F離子區表面，所述F離子區是第二半導體內的局部區域經F離子注入處理后所形成的具有設定厚度的負電荷區。作為較佳實施方案之一，所述第一半導體和第二半導體均采用III族氮化物半導體。作為較佳實施方案之一，所述頂柵的兩側邊緣分別向源極和漏極方向延伸設定長度距離， 或者，所述頂柵僅以其一側邊緣部向源極或漏極方向延伸設定長度距離。作為較佳實施方案之一，在所述HEMT器件處于導通狀態時，所述頂柵控制信號的電位高于主柵控制信號的電位。作為較佳實施方案之一，所述漏極與一第二基座接出端電連接。附圖說明圖I是本專利技術雙柵四端III族氮化物E-MODE HEMT的剖面結構示意圖；圖2a是普通E-MODE HEMT器件的局部結構示意 圖2b是本專利技術雙柵四端III族氮化物E-MODE HEMT器件的局部結構示意 圖3a是本專利技術實施例中雙柵四端III族氮化物E-MODE HEMT器件封裝結構的剖視圖； 圖3b是本專利技術實施例中雙柵四端III族氮化物E-MODE HEMT器件封裝結構的俯視圖。具體實施例方式參閱圖2a，普通E-MODE HEMT器件(以AlGaN/GaN HEMT為例)電流崩塌的原因是在器件處于關斷狀態時，在柵金屬兩側AlGaN層3與絕緣介質層7以及它們的界面處會積累負電荷，形成界面負電荷積累區21，由于靜電感應作用，這些負電荷會減少甚至完全耗盡 其下方溝道區的二維電子氣，形成溝道耗盡區22。當器件開啟時(從關斷態向導通態轉換)，柵極下方溝道內二維電子氣受柵電極電壓控制而上升，但是電荷積累區21的負電荷由于處于較深能級不能及時釋出，因此其對應溝道內的二維電子氣還是較少，所以器件不能完全導通，隨著時間的增加，界面電荷積累區的負電荷逐漸從深能級釋放出來，其對應溝道內電子濃度上升，器件逐漸向完全導通狀態轉變，根據目前研究結果，負電荷從深能級釋放出來的時間大約為微秒 秒的量級。為克服上述普通E-MODE HEMT器件的“電流崩塌現象”，本案專利技術人提出了一種雙柵四端III族氮化物E-MODE HEMT器件(如下簡稱為雙柵E-MODE HEMT),參閱圖1，該器件的源電極8、漏電極9位于兩側,在靠近源極8—側的第二半導體3 (如，AlGaN層)表面有一柵電極，稱為主柵4，主柵下方有一經過F離子注入的負電荷區6，主柵上方有一絕緣介質層7，絕緣介質層上方有另一柵電極，稱為頂柵5。如圖I所示，頂柵位于主柵的上方，在垂直投影面本文檔來自技高網...
【技術保護點】
一種雙柵四端III族氮化物增強型HEMT器件的封裝結構，包括：基座（30），以及，安裝在基座（30）上的雙柵四端III族氮化物增強型HEMT器件，包括異質結構以及通過異質結構中的二維電子氣（2DEG）形成電連接的源極（12）與漏極（11），其中，所述異質結構包括：第一半導體（13），其設置于源極（12）和漏極（11）之間，第二半導體（14），其形成于第一半導體（13）表面，并具有寬于第一半導體（13）的帶隙，且第二半導體（14）表面設有主柵（16），所述主柵（16）位于源極（12）與漏極（11）之間靠近源極（12）一側，并與第二半導體（14）形成金屬？半導體接觸，介質層（17），其形成于第二半導體（14）和主柵（16）表面，并設置在源極（12）與漏極（11）之間，且介質層（17）表面設有頂柵（18），所述頂柵（18）對主柵（16）形成全覆蓋，且至少所述頂柵（18）的一側邊緣部向漏極（11）或源極（12）方向延伸設定長度距離；所述源極（12）、漏極（11）、主柵（16）和頂柵（18）分別與分布在基座（30）上的復數個基座接出端電連接；其特征在于，它還包括：用于使所述主柵（16）和頂柵（18）實現同步信號控制的分壓補償電路。...
【技術特征摘要】
【專利技術屬性】
技術研發人員：于國浩，蔡勇，張寶順，
申請(專利權)人：中國科學院蘇州納米技術與納米仿生研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。