本發(fā)明專利技術(shù)公開(kāi)一種具有金屬柵極的半導(dǎo)體元件的制作方法，首先提供一表面形成有一第一晶體管與一第二晶體管的基底，且該第一晶體管內(nèi)形成有一第一柵極溝槽。該第一晶體管具有一第一導(dǎo)電型式，該第二晶體管具有一第二導(dǎo)電型式，且該第一導(dǎo)電型式與該第二導(dǎo)電型式相反。接下來(lái)依序于該第一柵極溝槽內(nèi)形成一第一功函數(shù)金屬層與一犧牲掩模層、隨后移除部分該犧牲掩模層以暴露出部分該第一功函數(shù)金屬層。之后，移除暴露的部分該第一功函數(shù)金屬層，以于該第一柵極溝槽內(nèi)形成一U形功函數(shù)金屬層。而在形成該U形功函數(shù)金屬層之后，移除該犧牲掩模層。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及一種具有金屬柵極(metal gate)的半導(dǎo)體元件及其制作方法，尤其是涉及一種實(shí)施后柵極(gate last)制作工藝的。
技術(shù)介紹
隨著半導(dǎo)體元件持續(xù)地微縮，功函數(shù)(work function)金屬用以取代傳統(tǒng)多晶娃作為匹配高介電常數(shù)(high-K)介電層的控制電極。而雙功能函數(shù)金屬柵極的制作方法可概分為前柵極(gate first)與后柵極(gate last)制作工藝兩大類,其中后柵極制作工藝又因可避免源極/漏極超淺接面活化回火以及金屬硅化物等高熱預(yù)算制作工藝，而具有較寬的材料選擇，故漸漸地取代前柵極制作工藝。請(qǐng)參閱圖1，圖I為一現(xiàn)有實(shí)施后柵極制作工藝的具有金屬柵極的半導(dǎo)體元件的 剖面示意圖。在現(xiàn)有后柵極制作工藝中，先于基底100上形成一虛置柵極(dummy gate)或取代柵極(replacement gate),并在完成一般金氧半導(dǎo)體(metal-oxide semiconductor,M0S)晶體管元件110的與內(nèi)層介電層(inter-layer dielectric, ILD)層120的制作后,將虛置/取代柵極移除，而形成一柵極溝槽(gate trench)，再依電性需求填入不同的金屬。然而，在移除虛置/取代柵極之后與填入功函數(shù)金屬之前，常先填入其他的膜層130如阻障層(barrier layer)甚或應(yīng)力層(strained layer)等。而每一膜層130的形成,都會(huì)導(dǎo)致柵極溝槽的開(kāi)口寬度縮小，形成如圖I圓圈A所示的懸突部(overhang),并造成后續(xù)膜層如功函數(shù)金屬層140不易填入柵極溝槽的問(wèn)題。嚴(yán)重的懸突部問(wèn)題甚至可能導(dǎo)致懸突部本身或后續(xù)填入的功函數(shù)金屬層140密合,進(jìn)而使得最后填入的填充金屬(filling metal)層150無(wú)法填入柵極溝槽而形成空隙160，影響晶體管元件110的電性表現(xiàn)。
技術(shù)實(shí)現(xiàn)思路
因此，本專利技術(shù)的一目的在于提供一種可解決上述懸突部問(wèn)題的實(shí)施后柵極制作工藝的制作具有金屬柵極的半導(dǎo)體元件的方法。為達(dá)上述目的，根據(jù)本專利技術(shù)所提供一種具有金屬柵極的半導(dǎo)體元件的制作方法。該制作方法包含提供一基底，該基底表面形成有一第一晶體管與一第二晶體管，且該第一晶體管內(nèi)形成有一第一柵極溝槽(gate trench)。該第一晶體管具有一第一導(dǎo)電型式，該第二晶體管具有一第二導(dǎo)電型式，且該第一導(dǎo)電型式與該第二導(dǎo)電型式相反。接下來(lái)于該第一柵極溝槽內(nèi)形成一第一功函數(shù)金屬(work function metal)層。形成該第一功函數(shù)金屬層之后，于該第一柵極溝槽內(nèi)形成一犧牲掩模層(sacrificial masking layer),隨后移除部分該犧牲掩模層，以暴露出部分該第一功函數(shù)金屬層。之后，移除暴露的部分該第一功函數(shù)金屬層，以于部分的該第一柵極溝槽內(nèi)形成一 U形功函數(shù)金屬層。在形成該U形功函數(shù)金屬層之后，移除該犧牲掩模層。根據(jù)本專利技術(shù)，另提供一種具有金屬柵極的半導(dǎo)體元件的制作方法。該制作方法首先提供一基底，該基底表面形成有一第一晶體管與一第二晶體管，該第一晶體管內(nèi)形成有一第一柵極溝槽，而該第二晶體管內(nèi)形成有一第二柵極溝槽，且該第二柵極溝槽的開(kāi)口寬度大于該第一柵極溝槽的開(kāi)口寬度。之后，于該第一柵極溝槽內(nèi)形成一第一功函數(shù)金屬層。在形成該第一功函數(shù)金屬層之后，于該第一柵極溝槽與該第二柵極溝槽內(nèi)形成一犧牲掩模層，隨后于該基底上形成一圖案化光致抗蝕劑，該圖案化光致抗蝕劑覆蓋該第二晶體管并暴露出該第一柵極溝槽內(nèi)的該犧牲掩模層。之后，移除部分該犧牲掩模層，以暴露出部分該第一功函數(shù)金屬層。最后移除部分該第一功函數(shù)金屬層，以于該第一柵極溝槽內(nèi)形成一 U形功函數(shù)金屬層。根據(jù)本專利技術(shù)，還提供一種具有金屬柵極的半導(dǎo)體元件。該半導(dǎo)體元件包含有一具有一第一柵極溝槽與一第二柵極溝槽的基底、一設(shè)置于該第一柵極溝槽與該第二柵極溝槽內(nèi)的柵極介電層、一設(shè)置于該第一柵極溝槽內(nèi)的該柵極介電層上的第一功函數(shù)金屬層、一設(shè)置于該第二柵極溝槽與該第一柵極溝槽內(nèi)的第二功函數(shù)金屬層、以及一設(shè)置于該第一功函數(shù)金屬層與該第二功函數(shù)金屬層上的填充金屬層。值得注意的是，該第一柵極溝槽內(nèi)的該第二功函數(shù)金屬層包含一倒Ω形 根據(jù)本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法，是利用未填滿該第一柵極溝槽的該犧牲掩模層保護(hù)該第一柵極溝槽內(nèi)的該第一功函數(shù)金屬層，以順利移除該基底上非必要的該第一功函數(shù)金屬層，更重要的是，移除第一柵極溝槽開(kāi)口附近的該多個(gè)懸突部。因此，后續(xù)欲填入該第一柵極溝槽內(nèi)的膜層如第二功函數(shù)金屬層與填充金屬層可順利地填入第一柵極溝槽內(nèi)，避免空隙的形成并可避免空隙對(duì)半導(dǎo)體元件電性的負(fù)面影響。附圖說(shuō)明圖I為一現(xiàn)有實(shí)施后柵極制作工藝的具有金屬柵極的半導(dǎo)體元件的剖面示意圖；圖2A至圖8為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的一第一較佳實(shí)施例的示意圖；圖9至圖12為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的一第二較佳實(shí)施例的示意圖；圖13至圖17為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的一第三較佳實(shí)施例的示意圖；以及圖18為本專利技術(shù)第三較佳實(shí)施例的一變化型的示意圖。主要元件符號(hào)說(shuō)明100 基底110晶體管元件120內(nèi)層介電層130 膜層140功函數(shù)金屬層150填充金屬層160 空隙A 圓圈200、300 基底202、302 淺溝隔離204、304柵極介電層204a高介電常數(shù)柵極介電層206虛置柵極208、308 中間層210、310 第一晶體管 212、312 第二晶體管214第三晶體管220、320第一輕摻雜漏極222、322第二輕摻雜漏極224第三輕摻雜漏極226,326 間隙壁230、330第一源扱/漏極232、332第二源扱/漏極234第三源極/漏極236金屬硅化物240、340接觸洞蝕刻停止層242,342內(nèi)層介電層250圖案化硬掩模260、360第一柵極溝槽262、362第二柵極溝槽264第三柵極溝槽270、370第一功函數(shù)金屬層272、372 懸突部274、374U型功函數(shù)金屬層276第二功函數(shù)金屬層278填充金屬層280、380犧牲掩模層280a、380a 多晶硅層280b、380b 膜層282、382圖案化光致抗蝕劑具體實(shí)施例方式請(qǐng)參閱圖2A至圖8，圖2A至圖8為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的一第一較佳實(shí)施例的示意圖。如圖2A所示，本較佳實(shí)施例首先提供一基底200,例如ー娃基底、含娃基底、或娃覆絕緣(silicon-on-insulator, SOI)基底。基底200內(nèi)形成有多個(gè)提供電性_離的淺溝_離(shallow trench isolation, STI) 202,而基底200上則形成有一第一晶體管210、一第二晶體管212與一第三晶體管214。第一晶體管210與第三晶體管214具有一第一導(dǎo)電型式，第二晶體管212則具有一第二導(dǎo)電型式，且第ー導(dǎo)電型式與第二導(dǎo)電型式相反。另外在具有相反導(dǎo)電型式的第一晶體管210與第二晶體管212之間則有STI 202提供電性隔離。第一晶體管210與第三晶體管214雖然具有相同的導(dǎo)電型式，但具有線寬大小的差別，舉例來(lái)說(shuō)第一晶體管210可為線寬小于40納米(nanometer, nm)的晶體管元件，例如邏輯電路元件；而第三晶體管2本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種具有金屬柵極的半導(dǎo)體元件的制作方法，包含有：提供一基底，該基底表面形成有一第一晶體管與第一第二晶體管，該第一晶體管具有一第一導(dǎo)電型式而該第二晶體管具有一第二導(dǎo)電型式，該第一導(dǎo)電型式與該第二導(dǎo)電型式相反，且該第一晶體管內(nèi)形成有一第一柵極溝槽(gate？trench)；在該第一柵極溝槽內(nèi)形成一第一功函數(shù)金屬(work？function？metal)層；在該第一柵極溝槽內(nèi)形成一犧牲掩模層(sacrificial？masking？layer)；移除部分該犧牲掩模層，以暴露出部分該第一功函數(shù)金屬層；移除暴露的部分該第一功函數(shù)金屬層，以于部分的該第一柵極溝槽內(nèi)形成一U形功函數(shù)金屬層；以及移除該犧牲掩模層。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：廖柏瑞，蔡宗龍，林建廷，徐韶華，王彥鵬，林俊賢，楊建倫，黃光耀，陳信琦，施宏霖，廖俊雄，梁佳文，
申請(qǐng)(專利權(quán))人：聯(lián)華電子股份有限公司，
類型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。