IGBT器件及其制作方法技術

本發明專利技術實施例公開了一種IGBT器件及其制作方法，該方法包括：提供基底，所述基底包括本體層、位于本體層表面內的阱區和源區以及位于本體層表面上的第一柵介質層和柵區；去除部分阱區和源區材料，保留柵區下方的源區材料和部分柵區之外的源區材料，以在本體層表面內形成一淺溝槽；在淺溝槽下方的阱區表面內形成摻雜區，摻雜區的橫向寬度未深入到柵區下方的溝道區，且摻雜區的摻雜濃度大于阱區的摻雜濃度。本發明專利技術實施例在器件的阱區內形成高摻雜濃度的淺結，并且減小了摻雜區與源區的接觸面積，從而降低了源區與阱區接觸面的接觸電阻，避免了閂鎖效應，且由于淺結并未擴散到溝道處，保證了該IGBT器件具有較低的閾值電壓，改善了器件的性能。

【技術實現步驟摘要】

本專利技術涉及半導體制造
，更具體地說，涉及一種IGBT器件及其制作方法。
技術介紹
絕緣柵雙極型晶體管(InsulatedGate Bipolar Transistor,簡稱 IGBT)是由雙極型三極管(BJT)和絕緣柵型場效應管(MOSFET)組成的復合全控型電壓驅動式功率半導體器件，兼有MOSFET器件的高輸入阻抗和電力晶體管(即巨型晶體管，簡稱GTR)的低導通壓降兩方面的優點，由于IGBT具有驅動功率小而飽和壓降低的優點，目前IGBT作為一種新 型的電力電子器件被廣泛應用到各個領域。對于平面柵結構的IGBT器件，如圖I所示，以N型溝道為例，主要包括N型輕摻雜(N-)的襯底101及其正面上的柵介質層104、柵極105 ；位于N-襯底101表面內的P型阱區102 ( 一般為P型輕摻雜)，位于P型阱區102表面內的N型源區103 ；位于P型阱區102和N型源區103表面上的發射極106 ；位于N-襯底101背面的P型重摻雜漏區107，位于漏區107表面的集電極108。圖I所示的襯底101的等效電路結構如圖2所示，圖I中的IGBT器件具有3個PN結，即圖中的Jl、J2和J3，II、12為該IGBT器件導通時的電流走向，理想情況下，由N型源區103和P型阱區102形成的PN結J3的電阻很小(圖2中的電阻R即為J3結的等效電阻)，且J3 —般情況下不會開啟。但是，實際上由于N型源區103和P型阱區102的摻雜濃度較低，N型源區103和P型阱區102的接觸電阻，即J3結的等效電阻就較大，當器件導通時，N型源區103和P型阱區102的接觸面就會有空穴的橫向流動，使J3結導通，即使NPN管的基區導通，形成電流13，如此就形成內部反饋放大電路，該內部反饋電路的電流走向為，NPN管的基區-NPN管的集電極-PNP管的基區-PNP管的集電極-NPN管的基區，當流經NPN管的基區的反饋電流足夠大時，在電路內部形成持續不斷的內部反饋電流，可以使IGBT器件脫離柵極的控制，從而使柵極失效，這種現象稱為閂鎖效應。閂鎖效應通常還會引起器件擊穿和燒毀等問題。現有技術中往往采用2種方式避免閂鎖效應，一是直接增大N型源區103和P型阱區102的注入劑量，減小二者間的接觸電阻，從而有效的降低J3結的橫向接觸電阻；如圖3所示，二是在形成源區103之前，先采用擴散工藝形成一個較深的高濃度P+摻雜區109，P+摻雜區109直接覆蓋到源區103的下方，且深度要大于阱區102的深度，由于P+摻雜區109存在，J3結的等效電阻即為P+摻雜區109與N型源區103的接觸電阻，由于P+摻雜區109的濃度大于P型阱區102的濃度，從而減小J3結的橫向接觸電阻。但是，實際生產中發現，采用現有技術的兩種方法生產的IGBT器件，雖然減輕了閂鎖效應，但是均在一定程度上提高了器件的閾值電壓，使器件的開啟變得困難。
技術實現思路
本專利技術實施例提供了一種IGBT器件及其制作方法，解決了現有技術中的問題，在消除閂鎖效應的同時，改善了器件的性能。為實現上述目的，本專利技術實施例提供了如下技術方案一種IGBT器件制作方法，包括提供基底，所述基底包括本體層、位于所述本體層表面內的阱區和源區以及位于所述本體層表面上的第一柵介質層和柵區；去除部分阱區和源區材料，保留所述柵區下方的源區材料和部分柵區之外的源區材料，以在所述本體層表面內形成一淺溝槽； 在所述淺溝槽下方的阱區表面內形成摻雜區，所述摻雜區的橫向寬度未深入到所述柵區下方的溝道區，并且所述摻雜區的摻雜濃度大于所述阱區的摻雜濃度。優選的，所述在所述本體層表面上形成一淺溝槽的過程具體為在所述柵區上形成第二柵介質層；以具有摻雜區圖形的第二柵介質層為掩膜，采用刻蝕工藝去除部分阱區和源區材料，形成所述淺溝槽。優選的，所述具有摻雜區圖形的第二柵介質層覆蓋部分位于柵區之外的源區區域。優選的，去除部分阱區材料和源區材料的過程具體為對所述源區進行過刻蝕，在去除部分源區材料的同時，去除部分源區下方的阱區材料。優選的，形成所述摻雜區的過程具體為采用離子注入工藝，在所述淺溝槽下方的阱區表面內注入所述摻雜區雜質；采用退火工藝激活所述摻雜區雜質，形成摻雜區。優選的，所述摻雜區的摻雜類型與所述阱區的摻雜類型相同，且與所述源區的摻雜類型相反。優選的，所述退火工藝的溫度為900°C -1000°C，時間為30min_90min。優選的，還包括在具有摻雜區的基底上形成金屬層；在所述柵區表面上形成柵極，在所述源區表面上形成發射極；在金屬化的基底表面上覆蓋鈍化層；對所述基底的背面減薄后形成集電區；在所述集電區形成集電極。本專利技術實施例還公開了一種IGBT器件，包括基底，所述基底包括本體層、位于所述本體層表面內的阱區和源區以及位于所述本體層表面上的第一柵介質層和柵區；位于所述阱區表面內的摻雜區，所述摻雜區的橫向寬度未深入到所述柵區下方的溝道區，并且所述摻雜區的深度小于所述阱區的深度，大于所述源區的深度，摻雜濃度大于所述阱區的摻雜濃度。優選的，還包括位于所述柵區表面上的第二柵介質層，位于所述第二柵介質層表面上的柵極；位于所述源區表面上的發射極；位于所述基底背面的集電區和集電極。與現有技術相比，上述技術方案具有以下優點本專利技術實施例提供的IGBT器件制作方法，先去除部分阱區和源區材料，形成一淺溝槽，之后制作淺溝槽下方形成高摻雜濃度的摻雜區，通過減小源區底部面積，減小了摻雜區與源區的接觸面積，從而減小了摻雜區與源區的接觸電阻；同時，由于本專利技術實施例在器件的阱區內形成的是高摻雜濃度的淺結，由于淺結的形成過程容易控制，從而能夠精確控制該淺結的橫向擴散區域，以保證該高摻雜濃度的淺結能夠擴散到源區下方而不至于擴散到溝道處，從而保證了該IGBT器件具有較低的閾值電壓，改善了器件的性能。因此，由于摻雜區與源區的接觸面積變小以及高濃度淺結的注入，進一步的降低了源區與阱區接觸面的接觸電阻，當IGBT器件中的空穴電流從該接觸面流過時，由于電阻比較低，所以會產生比較小的電壓降，不足以引起閂鎖效應。 附圖說明通過附圖所示，本專利技術的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本專利技術的主旨。圖I為現有技術中IGBT器件的結構圖；圖2為現有技術中IGBT器件的等效電路圖；圖3為現有技術中增加深P+摻雜區后的IGBT器件的結構圖；圖4-圖9為本專利技術實施例公開的IGBT芯片制造方法的剖面圖。具體實施例方式正如
技術介紹
所述，采用現有技術中的方法雖然減輕了閂鎖效應，但是器件的閾值電壓升高了，專利技術研究發現，出現這種問題的原因是，不論是提高阱區的摻雜濃度還是增加較深的高濃度摻雜區，都會增加柵極下方的溝道區的摻雜濃度，也就是直接導致柵極下面的P型層反型困難，從而使器件的閾值電壓升高。現有技術中方法一出現上述問題是必然的，因為其提高的是整個阱區的摻雜濃度，專利技術人發現，方法二中出現上述問題的根本原因在于該摻雜區的結深較深，在深結注入后，必須采用高溫長時間的退火工藝，才能完成深結的推進，在深結縱向擴散的過程中，橫向擴散也是不可避免的，而且深結的橫向擴散很不容易控制，一旦擴散到柵極下面的溝道區，就會增加溝道區的摻雜濃度，從而導致本文檔來自技高網...

【技術保護點】
一種IGBT器件制作方法，其特征在于，包括：提供基底，所述基底包括本體層、位于所述本體層表面內的阱區和源區以及位于所述本體層表面上的第一柵介質層和柵區；去除部分阱區和源區材料，保留所述柵區下方的源區材料和部分柵區之外的源區材料，以在所述本體層表面內形成一淺溝槽；在所述淺溝槽下方的阱區表面內形成摻雜區，所述摻雜區的橫向寬度未深入到所述柵區下方的溝道區，并且所述摻雜區的摻雜濃度大于所述阱區的摻雜濃度。

【技術特征摘要】

【專利技術屬性】
技術研發人員：吳振興，朱陽軍，盧爍今，孫寶剛，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：