基于求和陣列的近地通信中LDPC編碼器和編碼方法技術

本發明專利技術涉及一種解決CCSDS近地通信系統中QC-LDPC碼并行編碼的方案，其特征在于，所述系統的QC-LDPC碼的并行編碼器主要由寄存器、求和陣列、選擇器和b位二輸入異或門四部分組成。本發明專利技術提供的QC-LDPC并行編碼器，能在保持編碼速度不變的條件下有效減少資源需求，具有控制簡單、資源消耗少、功耗小、成本低等優點。

【技術實現步驟摘要】

本專利技術涉及近地太空數據通信領域，特別涉及一種CCSDS近地通信系統中QC-LDPC碼編碼器的并行實現方法。
技術介紹
由于在傳輸信道中存在的各種失真和噪聲會對發送信號產生干擾，接收端不可避免地會出現數字信號產生誤碼的情況。為了降低誤碼率，需要采用信道編碼技術。低密度奇偶校驗(Low-Density Parity-Check, LDPC)碼以其逼近Shannon限的優異性能成為信道編碼領域的研究熱點。準循環LDPC碼(Quasic-LDPC，QC-LDPC)碼是一種 特殊的LDPC碼,其編碼可采用移位寄存器加累加器(Shift-Register-Adder-Accumulator，SRAA)加以實現。SRAA法是利用生成矩陣G進行編碼。QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gi^ (I彡i彡a, I彡j彡t)構成的陣列，t=a+c。與信息向量對應的一部分生成矩陣是單位矩陣，與校驗向量對應的其余部分生成矩陣是高密度矩陣。并行SRAA法完成一次編碼需要b+t個時鐘周期,需要(ac+t)b個寄存器、acb個二輸入與門和acb個二輸入異或門。CCSDS 近地通信系統推薦了一種 QC-LDPC 碼，其中，a=14，c=2，t=16，b=511。CCSDS近地通信系統中QC-LDPC高速編碼的現有解決方案是采用并行SRAA法，所需的編碼時間是527個時鐘周期，邏輯資源需要22484個寄存器、14308個二輸入與門和14308個二輸入異或門。當采用硬件實現時，如此多的資源需求意味著功耗大、成本高。
技術實現思路
針對CCSDS近地通信系統QC-LDPC碼高速編碼的現有實現方案中存在的資源需求量大缺點，本專利技術提供了一種基于求和矩陣的并行編碼方法，能在保持編碼速度不變的前提下，減少資源需求。如圖I所示，CCSDS近地通信系統中QC-LDPC碼的并行編碼器主要由4種功能模塊組成寄存器、求和陣列、選擇器和b位二輸入異或門。整個編碼過程分4步完成第I步，輸入信息向量s，保存至寄存器R1 Ra，清零寄存器Ra+1和Ra+2 ;第2步，寄存器R1 Ra各自串行循環左移I次，選擇器M1和M2分別從求和陣列的輸出端中選擇b個，共同構成向量(Sl，k，s2； k,…，sa，k) (I ^ b)與塊首行矩陣F的乘積，b位二輸入異或門A1 (I彡I彡2)將乘積的第I段b比特與寄存器Ra+1串行循環左移I次的結果相加，和存回寄存器Ra+1 ;第3步，以I為步長遞增改變k的取值，重復第2步b次；第4步，并行輸出碼字V= (S，P)。本專利技術提供的QC-LDPC并行編碼器，能在保持編碼速度不變的前提下有效減少資源需求，從而達到降低硬件成本和功耗的目的。關于本專利技術的優點與精神可通過接下來的專利技術詳述及附圖得到進一步的了解。附圖說明圖I是CCSDS近地通信系統中QC-LDPC碼的并行編碼器整體結構；圖2是求和陣列的構成示意圖；圖3給出了各種多輸入異或門的數量；圖4比較了傳統的并行SRAA法與本專利技術的資源消耗。具體實施例方式下面結合附圖和具體實施例對本專利技術作進一步說明，但不作為對本專利技術的限定。QC-LDPC碼是一類特殊的LDPC碼，它的生成矩陣G和校驗矩陣H都是由循環矩陣構成的陣列，具有分段循環特點，故被稱為準循環LDPC碼。從行的角度看，循環矩陣的每一 行都是上一行(首行是末行)循環右移一位的結果；從列的角度看，循環矩陣的每一列都是前一列(首列是末列)循環下移一位的結果。循環矩陣的行向量構成的集合與列向量構成的集合完全相同，因此，循環矩陣完全可由它的首行或首列來表征。QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gi,」(I彡i彡a, I彡j彡t)構成的陣列I O …O Gla+l Gha+1 …GljO I …O G2a+l G2a+2 …G2,,Cj=(I) O O …J Ga,a+1 Gaa+2 …Gaj _G (或H)的連續b行和b列分別被稱為塊行和塊列。假設gu(I ^a, a+1^ t)是循環矩陣Gy.的首行，那么可按照如下方式定義aXbc階塊首行矩陣F 8l,a+l… S\、t S2.Λ4-Ι^2, +2S2, (2) Sα.β+1Sa^a+2SaJ _F是由生成矩陣G后c塊列中所有循環矩陣的首行構成的，可視為由be個a維列向量組成的。CCSDS近地通信系統推薦了一種QC-LDPC碼，其中，a=14，c=2，t=16，b=511。對于CCSDS近地通信系統，塊首行矩陣F由bc=1022個a=14維列向量組成，有995個不同的非零列向量。生成矩陣G對應碼字V= (S，P)，G的前a塊列對應的是信息向量S，后c塊列對應的是校驗向量P。以b比特為一段,信息向量s被等分為a段,即S=G1, S2，…，sa);校驗向量P被等分為c段,即P= (P1, P2)。對于第i(l彡i彡a)段信息向量Si,有sHsu，si；2,…，si；b)。由式(I)、⑵和循環矩陣的特點，圖I給出了適用于CCSDS近地通信系統中QC-LDPC碼的并行編碼器，它主要由寄存器、求和陣列、選擇器和b位二輸入異或門四種功能模塊組成。寄存器R1 Ra用于緩存信息向量S= (Sl，S2,…，Sa)，寄存器Ra+1和Ra+2用于計算和存儲校驗向量P= (P1, P2)。求和陣列對并行輸入的a位信息比特Su，s2；k,…，sa，k (I ^ k ^ b)進行求和，具體而言，是從中選取m (Ia)個不同的元素進行模2加。由排列組合知識可知，窮舉可得到2a-l=16384個不同的求和表達式。由于塊首行矩陣F有995個不同的非零列向量，實際上只會用到其中的995個求和表達式，它們是列向量與向量(si，k，s2，k，-,sa,k)的內積。995個求和表達式可用995個多輸入異或門加以實現。多輸入異或門的輸入端數目范圍是f 12，當只有一個輸入端時，單輸入異或門實際上是直連線。綜上，求和陣列有14個輸入端和995個輸出端，其內部由995個多輸入異或門組成，如圖2所示。圖3給出了各種多輸入異或門的數量，它們總共相當于5832個二輸入異或門。選擇器札和仏在求和陣列運算結果的基礎上，完成向量(Sl，k，s2，k，…，sa，k)(KkSb)與塊首行矩陣F的并行乘法。選擇器M1 (I < I <2)從求和陣列的995個輸出端中選擇b個，以構成向量(si，k，s2，k，···，、,)與塊首行矩陣F乘積的第I段b比特，選擇方式完全取決于F的1022個列向量。可見，求和陣列中多輸入異或門的平均復用率達到了 1022/995=1. 03。b位二輸入異或門A1 (I彡I彡2)將向量(S1, k，s2，k，···, sa；k) (I彡k彡b)與塊 首行矩陣F乘積的第I段b比特累加到寄存器Ra+1中。本專利技術提供了一種QC-LDPC碼的并行編碼方法，結合CCSDS近地通信系統中QC-LDPC碼的并行編碼器(如圖I所示)，其編碼步驟描述如下第I步，輸入信息向量s，保存至寄存器R1 Ra，清零寄存器Ra+1和Ra+2 ；第2步，寄存器R1 Ra各自串行循環左移I次，選擇器M1和M2分別從求和陣列的輸出端中選擇b個,共同構成向量(Su, s2，k, *··, sa；k)本文檔來自技高網...

【技術保護點】
一種適合于CCSDS近地通信系統采用的QC？LDPC碼的并行編碼器，QC？LDPC碼的生成矩陣G是由a×t個b×b階循環矩陣Gi,j構成的陣列，其中，a=14，t=16，b=511，c=t？a=2，1≤i≤a，1≤j≤t，生成矩陣G對應碼字v=(s,p)，G的前a塊列對應的是信息向量s，后c塊列對應的是校驗向量p，以b比特為一段，信息向量s被等分為a段，即s=(s1,s2,…,sa)，第i段信息向量si=(si,1,si,2,…,si,b)，校驗向量p被等分為c=2段，即p=(p1,p2)，其特征在于，所述編碼器包括以下部件：寄存器R1～Ra+2，寄存器R1～Ra用于緩存信息向量s=(s1,s2,…,sa)，寄存器Ra+1和Ra+2用于計算和存儲校驗向量p=(p1,p2)；求和陣列，對并行輸入a位信息比特s1,k，s2,k，…,sa,k進行組合求和，其中，1≤k≤b；選擇器M1和M2，在求和陣列運算結果的基礎上，完成向量(s1,k，s2,k，…,sa,k)與塊首行矩陣F的并行乘法；b位二輸入異或門A1和A2，Al將向量(s1,k，s2,k，…,sa,k)與塊首行矩陣F乘積的第l段b比特累加到寄存器Ra+l中，其中，1≤l≤c。...

【技術特征摘要】
1.一種適合于CCSDS近地通信系統采用的QC-LDPC碼的并行編碼器，QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣G^j構成的陣列,其中，a=14, t=16,b=511, c=t_a=2,I≤i≤a，I≤j≤t，生成矩陣G對應碼字V= (S，P)，G的前a塊列對應的是信息向量S，后c塊列對應的是校驗向量P，以b比特為一段，信息向量s被等分為a段，即S=(Sl，S2,…，sa)，第i段信息向量Si= (Si,P si；2,…，SiJ ,校驗向量P被等分為c=2段，即P= (P1, P2),其特征在于，所述編碼器包括以下部件 寄存器R1 Ra+2，寄存器R1 Ra用于緩存信息向量S= (Sl，S2,-, sa)，寄存器Ra+1和Ra+2用于計算和存儲校驗向量P= (P1, P2)； 求和陣列，對并行輸入a位信息比特Su，s2； k,…，sa，k進行組合求和，其中，I ^ k ^ b ； 選擇器札和仏，在求和陣列運算結果的基礎上，完成向量(Sl，k，S2，k，- ,sa,k)與塊首行矩陣F的并行乘法； b位二輸入異或門A1和A2, A1將向量(Sl，k，s2’k，…，sa，k)與塊首行矩陣F乘積的第I段b比特累加到寄存器Ra+1中，其中，I≤I≤C。2.如權利要求I所述的并行編碼器，其特征在于，所述塊首行矩陣F是由生成矩陣G前c塊列中所有循環矩陣的首行構成的。3.如權利要求I所述的并行編碼器，其特征在于，所述求和陣列有a個輸入端和995個輸出端，求和陣列對并行輸入的a位信息比特si，k，s2，k，…，sa，k進行組合求和，塊首行矩陣F有995個不同的非零列向量，它們與向量(si，k，s2，k，…，sa，...

【專利技術屬性】
技術研發人員：張鵬，蔡超時，陳晉倫，
申請(專利權)人：蘇州威士達信息科技有限公司，
類型：發明
國別省市：