本發明專利技術涉及基于分數輸入和輸出相位而操作的數字鎖相環。在一個方面中，數字PLL(DPLL)基于輸入和輸出相位的分數部分而操作。所述DPLL累加至少一個輸入信號以獲得輸入相位。所述DPLL(例如)使用時間/數字轉換器(TDC)基于來自振蕩器的振蕩器信號與參考信號之間的相位差來確定輸出相位的分數部分。所述DPLL基于所述輸入相位的所述分數部分和所述輸出相位的所述分數部分來確定相位誤差。所述DPLL接著基于所述相位誤差而產生用于所述振蕩器的控制信號。在另一方面中，DPLL包括合成累加器，所述合成累加器基于所述參考信號通過追蹤振蕩器信號周期的數目來確定粗略輸出相位。
【技術實現步驟摘要】
本專利技術大體上涉及電子元件，且更具體來說，涉及數字鎖相環。
技術介紹
鎖相環(PLL)為許多電子電路的整體部分且在通信電路中尤其重要。舉例來說， 數字電路使用時鐘信號來觸發同步電路(例如，觸發器)。發射器和接收器將本地振蕩器(LO)信號分別用于上變頻轉換和下變頻轉換。用于無線通信系統的無線裝置(例如，蜂窩式電話)通常將時鐘信號用于數字電路且將LO信號用于發射器和接收器。用振蕩器來產生時鐘信號和LO信號，且通常用PLL來控制時鐘信號和LO信號的頻率。PLL通常包括用以調整來自振蕩器的振蕩器信號的頻率和/或相位的各種電路塊。這些電路塊可能會消耗相對大量的功率，此對于例如蜂窩式電話的便攜式裝置來說可能為不合意的。因此，此項技術中需要在不犧牲性能的情況下減少PLL的功率消耗的技術。
技術實現思路
本文中描述具有良好性能和較低功率消耗的數字PLL (DPLL)。DPLL為具有以數字方式實施的電路塊而非具有模擬電路的PLL。數字實施可提供一些優點，例如較低的成本、較小的電路面積等。在一個方面中，DPLL可基于輸入和輸出相位的分數部分來操作。DPLL可累加可包括調制信號的至少一個輸入信號以獲得輸入相位。DPLL可(例如)使用時間/數字轉換器(TDC)基于來自振蕩器的振蕩器信號與參考信號之間的相位差來確定輸出相位的分數部分。DPLL接著可基于所述輸入相位的分數部分和所述輸出相位的分數部分來確定相位誤差。分數部分可具有所述振蕩器信號的一個周期的范圍。在一種設計中，DPLL可確定所述輸出相位的分數部分與所述輸入相位的分數部分之間的相位差。DPLL接著可將預定值(例如，一個振蕩器周期)添加到所述相位差或從所述相位差減去所述預定值(如果需要)，以使得所得相位誤差在預定范圍內(例如，負的二分之一個振蕩器周期到正的二分之一個振蕩器周期)。DPLL可基于所述相位誤差而產生用于所述振蕩器的控制信號。在另一方面中，DPLL可包括合成累加器(synthesized accumulator)和TDC。所述合成累加器可通過追蹤振蕩器信號的周期的數目來確定粗略輸出相位。可基于具有比所述振蕩器信號的頻率低的頻率的參考信號來更新所述合成累加器。所述TDC可基于所述振蕩器信號與所述參考信號之間的相位差來確定精細輸出相位。DPLL可基于所述粗略輸出相位、所述精細輸出相位和所述輸入相位來產生用于振蕩器的控制信號。以下更詳細地描述本專利技術的各個方面和特征。附圖說明圖I展示DPLL的框圖。圖2展示TDC的輸出對輸入的圖表。圖3展不基于分數輸入和輸出相位而操作的DPLL的框圖。圖4展示合成累加器的操作。圖5展示具有合成累加器的DPLL的框圖。圖6展示具有合成累加器的相位檢測器的框圖。 圖7展示TDC的示意圖。圖8展示具有合成累加器的另一 DPLL的框圖。圖9展示通信裝置的框圖。圖10展示用于控制振蕩器的過程。圖11展示用于控制振蕩器的另一過程。具體實施例方式圖I展示DPLL 100的設計的框圖。在DPLL 100內，求和器110接收調制信號M(t)并對其求和，所述調制信號M(t)對于用于通信的頻道的中心頻率來說具有靜態值。輸入累加器112累加求和器110的輸出并提供輸入相位P (t)。所述累加本質上將頻率轉換成相位。通過參考信號觸發輸入累加器112，所述參考信號可具有固定頻率fMf。還用所述參考信號來更新DPLL 100內的各種電路塊和信號，且t為所述參考信號的索引。射頻(RF)累加器122針對每一振蕩器周期遞增一，振蕩器周期為來自受控振蕩器118的振蕩器信號的一個周期。鎖存器124在由所述參考信號觸發時鎖存RF累加器122的輸出且提供粗略/整數輸出相位Aa^TDC 130接收所述振蕩器信號和所述參考信號，在由所述參考信號觸發時確定所述振蕩器信號的相位，且提供TDC輸出F(t)，TDC輸出F(t)指示所述振蕩器信號與所述參考信號之間的精細/分數相位差。TDC 130實施用于DPLL 100的分數相位傳感器。求和器126接收粗略輸出相位A (t)和TDC輸出F(t)并對其求和，且提供反饋相位Z (t)，反饋相位Z (t)為對輸出相位B (t)的估計。求和器114接收反饋相位Z (t)并從輸入相位P (t)減去反饋相位Z (t)，且提供相位誤差E(t)。環濾波器116對所述相位誤差濾波且提供用于振蕩器118的控制信號S (t)。環濾波器116設定DPLL 100的環動態。所述控制信號調整振蕩器118的頻率，以使得振蕩器信號的相位遵照調制的相位。控制信號可具有任何適宜數目個位的分辨率，例如，8、12、16、20、24或更多位的分辨率。振蕩器118可為數字受控振蕩器(DCO)、電壓受控振蕩器(VCO)、電流受控振蕩器(ICO)，或頻率可由控制信號調整的某一其它類型的振蕩器。振蕩器118可在標稱頻率f；s。下操作，標稱頻率f；s。可由使用DPLL 100的應用來確定。舉例來說，DPLL 100可用于無線通信裝置，且f。,。可為幾百兆赫(MHz)或幾千兆赫(GHz)。可基于晶體振蕩器(XO)、電壓受控晶體振蕩器(VCXO)、溫度補償式晶體振蕩器(TCXO)或具有準確頻率的某一其它類型的振蕩器來產生所述參考信號。所述參考信號的頻率可遠低于所述振蕩器信號的頻率。舉例來說，仁#可為幾十冊^，而4。可為若干GHz。可以振蕩器周期為單位來給出輸入相位P (t)、輸出相位B (t)和反饋相位Z (t)。在圖I中所示的設計中，DPLL 100的反饋路徑包括(i)RF累加器122，其用以測量以振蕩器周期的整數數目而給出的粗略輸出相位；以及(ii)TDC 130，其用以測量由一個振蕩器周期的部分給出的精細輸出相位。RF累加器122與TDC 130的組合測量總輸出相位B⑴，總輸出相位B (t)包括來自RF累加器122的粗略/整數部分和來自TDC 130的精細/分數部分。在本文中的描述中，術語“精細”與“分數”互換使用，且術語“粗略”與“整數”也互換使用。從所述輸入相位減去反饋相位Z(t)(其是對輸出相位的估計)以獲得用于環濾波器116的相位誤差。可基于所述參考信號來操作DPLL 100中的除RF累加器122外的所有方框。RF累加器122基于振蕩器信號而操作，振蕩器信號的頻率可比所述參考信號高許多倍。因此，RF累加器122可占DPLL 100的總功率消耗的大部分(例如，50%左右)。因此，可需要在RF累加器122關閉的情況下操作DPLL 100以便節省電池功率。 在一個參考周期(其為參考信號的一個周期)中，可將總輸出相位Θ total給出為Θ total = 2 π · fosc/fref 弧度。等式(I)可以振蕩器周期為單位來給出總輸出相位且可將其分成整數部分Θ int和分數部分0fM。。可以振蕩器周期的整數數目或2π弧度的整數倍來給出整數部分eint。可由一個振蕩器周期的部分或在O到2π弧度的范圍內來給出分數部分θ Μ。。可如下給出整數部分θ int和分數部分θ frac :爲Bf= 2/Γ *以及等式⑵ ' 9Θ frac= Θ total- Θ int,等式⑶其中《 L表示下取整運算符(floor operator)。RF累加器122可通過確定在一個參考周期內的振蕩器周期的數本文檔來自技高網...
【技術保護點】
一種設備，其包含：振蕩器，其經配置以產生振蕩器信號；以及數字鎖相環(DPLL)，其經配置以接收來自所述振蕩器的所述振蕩器信號和參考信號且產生用于所述振蕩器的控制信號，所述DPLL包含經配置以通過記錄所述振蕩器信號的周期的數目來確定粗略輸出相位的合成累加器，所述合成累加器是基于具有比所述振蕩器信號的頻率低的頻率的所述參考信號而被更新。
【技術特征摘要】
1.一種設備，其包含 振蕩器，其經配置以產生振蕩器信號；以及 數字鎖相環(DPLL)，其經配置以接收來自所述振蕩器的所述振蕩器信號和參考信號且產生用于所述振蕩器的控制信號，所述DPLL包含經配置以通過記錄所述振蕩器信號的周期的數目來確定粗略輸出相位的合成累加器，所述合成累加器是基于具有比所述振蕩器信號的頻率低的頻率的所述參考信號而被更新。2.根據權利要求I所述的設備，其中所述合成累加器在每一更新時間間隔中由第一整數值或第二整數值進行更新，所述第一和第二整數值是由所述振蕩器信號的所述頻率和所述參考信號的所述頻率確定的連續整數值。3.根據權利要求2所述的設備，其中所述DPLL進一步包含評估單元，所述評估單元經配置以在每一更新時間間隔中評估所述第一和第二整數值的兩個假設，且基于對所述兩個假設的所述評估的結果來提供對在每一更新時間間隔中由所述第一或第二整數值更新所述合成累加器的指示。4.根據權利要求3所述的設備，其中所述DPLL進一步包含時間/數字轉換器(TDC)，所述TDC經配置以基于所述振蕩器信號與所述參考信號之間的相位差來確定精細輸出相位，且其中所述評估單元經配置以基于所述第一和第二整數值、所述粗略輸出相位、所述精細輸出相位和輸入相位來評估所述兩個假設。5.根據權利要求4所述的設備，其中所述評估單元經配置以基于所述第一整數值、所述粗略輸出相位和所述精細輸出相位來確定第一假設的輸出相位，基于所述第二整數值、所述粗略輸出相位和所述精細輸出相位來確定第二假設的輸出相位，且提供對在所述第一假設的輸出相位比所述第二假設的輸出相位更接近于所述...
【專利技術屬性】
技術研發人員：加里·約翰·巴蘭坦，孫博，
申請(專利權)人：高通股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。