用于命令處理的高性能路徑制造技術(shù)

本發(fā)明專利技術(shù)提供降低性能敏感命令的處理延遲的固態(tài)存儲系統(tǒng)的實施方式。這些性能敏感命令通常是讀-寫命令，其可被高性能路徑傳遞到存儲介質(zhì)以優(yōu)化對主機(jī)的響應(yīng)性。該高性能路徑可以被使能和禁能以防止與經(jīng)由低性能路徑處理的命令沖突。

【技術(shù)實現(xiàn)步驟摘要】

本公開涉及非易失性存儲子系統(tǒng)，其包括但不限于閃存驅(qū)動器。更具體地，本公開涉及實現(xiàn)用于命令處理的高性能路徑的系統(tǒng)和方法。
技術(shù)介紹
固態(tài)存儲系統(tǒng)為讀/寫命令提供非常快速的存儲器訪問時間。因此，針對輸入命令的處理延遲現(xiàn)在可能變成來自主機(jī)的可感知延遲的原因。典型的命令處理在單個點(diǎn)處解讀全部可能的命令，這可能造成處理延遲。能夠探測到讀和寫命令并迅速地將這些命令傳遞到存儲介質(zhì)的系統(tǒng)可以提高處理性能并且降低延遲。
技術(shù)實現(xiàn)思路
附圖說明現(xiàn)在將參考以下附圖描述體現(xiàn)本專利技術(shù)的各種特征的系統(tǒng)和方法，其中圖I例示根據(jù)一個實施例連接到主機(jī)裝置的非易失性存儲系統(tǒng)的系統(tǒng)概覽。圖2例示根據(jù)一個實施例的非易失性存儲系統(tǒng)的更詳細(xì)系統(tǒng)概覽。圖3例示根據(jù)一個實施例的命令路徑處理流程圖。圖4例示根據(jù)一個實施例用于命令路徑使能的流程圖。圖5例示根據(jù)一個實施例用于確定進(jìn)入高性能路徑的合格性(eligiblity)的流程圖。圖6不出根據(jù)一個實施例的若干命令的處理。具體實施例方式雖然描述了本專利技術(shù)的某些實施例，但是這些實施例僅以示例方式展示，并不意欲限制本專利技術(shù)的范圍。實際上，本文描述的新穎方法和系統(tǒng)可以通過多種其他形式體現(xiàn)。此夕卜，在不偏離本專利技術(shù)的精神的情況下，可以對本文中描述的方法和系統(tǒng)的形式做出各種省略、替代和變化。廳命令驗證是在命令供驅(qū)動器使用之前要執(zhí)行的關(guān)健任務(wù)。但是同時它消耗命令執(zhí)行時間的主要部分，這可能使驅(qū)動器的性能退化。本專利技術(shù)的實施例幫助避免某些類型的命令驗證，這降低了對發(fā)送到驅(qū)動器的命令的不利影響，并且在某些情況下將該不利影響僅局限到跟隨需要驗證的命令的后續(xù)命令上。目前，在某些類型的硬盤驅(qū)動器(HDD)固件中，對全部命令進(jìn)行命令驗證而不區(qū)分命令是性能敏感的還是非性能敏感的。較低的HDD IOPS可以允許固件提前校驗這些命令，因為發(fā)送命令到磁盤的等待時間非常高并且這些校驗可以并行執(zhí)行。由于固態(tài)驅(qū)動器(SSD)具有非常高的IOPS要求，所以固件開銷變得越來越顯著。在磁盤技術(shù)使用的流式算法(streaming algorithm)中可能存在類似校驗。然而，由于性能要求通常不是關(guān)健的，一些實現(xiàn)方式趨向于在下一請求可以被下發(fā)到HDD的介質(zhì)組件之前履行命令驗證。系統(tǒng)概沭本專利技術(shù)的實施例涉及當(dāng)在非易失性存儲系統(tǒng)中執(zhí)行性能敏感的讀/寫命令時降低延遲的系統(tǒng)和方法。在一些實施例中，命令處理沿著高性能路徑進(jìn)行以加快處理合格(eligible)的高性能命令。在附加實施例中，高性能路徑可以被禁能以處理低性能路徑命令并且防止在低性能路徑處理期間的沖突行為。如在本申請中使用的，“非易失性存儲器”通常是指固態(tài)存儲器諸如NAND閃存。然而，本公開的系統(tǒng)和方法可能在更常規(guī)的硬盤驅(qū)動器和包括固態(tài)和硬盤驅(qū)動器部件的混合驅(qū)動器中也是有用的。因此，當(dāng)提到通常與固態(tài)驅(qū)動器相關(guān)聯(lián)的某些內(nèi)部操作如“磨損均衡”和“碎片收集”時，針對硬盤驅(qū)動器的類似操作也可以利用本公開的優(yōu)點(diǎn)。固態(tài)存儲器可以包括廣泛的技術(shù)，諸如閃存集成電路、硫族化物RAM(C-RAM)、相變存儲器(PC-RAM或PRAM)、可編程金屬化單元RAM(PMC-RAM或PMCm)、雙向統(tǒng)一存儲器(OUM)、電阻RAM(RRAM)、 NAND存儲器、NOR存儲器、EEPR0M、鐵電存儲器(FeRAM)或其它離散NVM(非易失性存儲器)芯片。如本領(lǐng)域已知的，固態(tài)存儲器件可以物理上劃分為位面、塊、頁和扇區(qū)。可以附加地或替換地使用其它形式的存儲器(例如，電池備份易失性DRAM或SRAM器件、磁盤驅(qū)動器等)。現(xiàn)在參考圖1，圖I示出連接到主機(jī)裝置110的非易失性存儲系統(tǒng)100的實施例。主機(jī)裝置110使用主機(jī)存儲接口 111與非易失性存儲系統(tǒng)100的裝置接口 101通信。主機(jī)存儲接口 111可以使用任何已知的通信協(xié)議諸如SATA、SCSI、SAS、SCSI、USB、火線信道等與裝置接口通信。優(yōu)選地，該通信協(xié)議允許使用帶標(biāo)簽命令，從而多個讀或?qū)懨羁梢栽诖鎯ο到y(tǒng)上同時等待處理。帶標(biāo)簽命令可以包括帶標(biāo)簽命令隊列和原生命令隊列標(biāo)簽。然后裝置接口 101接收的命令被傳遞到命令處理器102。命令處理器102評估所接收的命令并且確定將該命令提交到高性能路徑103還是低性能路徑104。高性能路徑103被用于將命令快速轉(zhuǎn)發(fā)到非易失性介質(zhì)陣列107。高性能路徑103被用于性能敏感命令，諸如驅(qū)動器讀或?qū)懨睢５托阅苈窂?04能夠處理任何驅(qū)動器命令，但是相應(yīng)地可能不能像高性能路徑103那樣快地進(jìn)行這些命令的處理。例如，不具有性能要求的某些命令可以被發(fā)送到低性能路徑。在各個實施例中，低性能路徑包含在命令供驅(qū)動器使用之前需要對命令執(zhí)行的命令驗證校驗，以及根據(jù)需要使命令適于使用所必需的錯誤處理固件。例如，針對影響發(fā)送到驅(qū)動器的后續(xù)命令的行為的命令，例如ATA安全命令、ATA功率管理命令等，執(zhí)行命令驗證。為了快速交付讀和寫命令，高性能路徑103包括預(yù)分配的緩沖器105，其可以被用于確保存在足夠的緩沖器空間而沒有與從存儲器分配緩沖器相關(guān)聯(lián)的延遲。一般地，根據(jù)可被存儲系統(tǒng)接收的可能的帶標(biāo)簽命令的數(shù)量，高性能路徑103應(yīng)包括一定數(shù)量的預(yù)分配的緩沖器。例如，針對使用具有最多32個帶標(biāo)簽命令的SATA接口的系統(tǒng)，高性能路徑103包括32個預(yù)分配的緩沖器105，以使得能夠無延遲地交付整個范圍的帶標(biāo)簽的命令。在一些實施例中，預(yù)分配的緩沖器被后續(xù)命令重復(fù)使用。例如，特定緩沖器可以由使用特定標(biāo)簽的命令一直使用(例如，緩沖器15可以總是為帶標(biāo)簽15的命令服務(wù))。一旦在高性能路徑103上接收到命令，高性能路徑103接著將命令轉(zhuǎn)發(fā)到介質(zhì)訪問管理器106。低性能路徑104能夠接受全部驅(qū)動命令，包括訪問存儲器陣列的命令。因此，低性能路徑104還可以將這些介質(zhì)訪問命令轉(zhuǎn)發(fā)到介質(zhì)訪問管理器106。介質(zhì)訪問管理器106在非易失性存儲器陣列107上執(zhí)行介質(zhì)訪問命令。在固態(tài)存儲器陣列系統(tǒng)中，對非易失性存儲器陣列107的存儲器訪問可以非常快。因此，系統(tǒng)的其它部件的處理延遲可能導(dǎo)致從主機(jī)角度來看的可感知的延遲，因為存儲器訪問不再是限制因素。為合格的存儲器訪問命令指定高性能路徑加快了存儲器訪問命令并且降低了歸因于控制器的任何延遲。命令處理器102、高性能路徑103、低性能路徑104和介質(zhì)訪問管理器106可以在單個處理器的程序中實現(xiàn)，可以在多個處理器上展開，或者可以在硬件中實現(xiàn)。現(xiàn)在參考圖2，其示出根據(jù)一個實施例的命令處理路徑的更詳細(xì)的系統(tǒng)概覽。主機(jī)命令代理器(agent) 201從標(biāo)準(zhǔn)裝置接口諸如SATA或者SAS連接等接收來自主機(jī)系統(tǒng)的命令。主機(jī)命令代理器201可以確定從主機(jī)接收的命令是被高性能路徑還是低性能路徑處理。該確定將在下面結(jié)合圖3到圖6進(jìn)一步描述。主機(jī)命令代理器201通過將低性能路徑命令傳遞到主機(jī)BIOS 202來對其進(jìn)行處理，主機(jī)BIOS 202包括用于存儲關(guān)于該命令的數(shù)據(jù)的緩沖器。主機(jī)BIOS 202向主機(jī)驅(qū)動器接口 203提供數(shù)據(jù)，主機(jī)驅(qū)動器接口 203收集并安排命令以便與命令解釋器207通信。如果主機(jī)命令代理器201具有高性能路徑命令，則 命令代理器201可以將該命令傳遞到主機(jī)BIOS 204以便沿著高性能路徑處理。如圖所示，高性能路徑上的主機(jī)BIOS 204將該命令直接傳遞到介質(zhì)本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種非易失性存儲器存儲系統(tǒng)，其包括：非易失性存儲陣列；至主機(jī)系統(tǒng)的接口，所述接口被配置成從所述主機(jī)系統(tǒng)接收命令；以及處理器，其被配置成處理所述命令，所述處理器包括：高性能路徑，其包括預(yù)分配的存儲器緩沖器并且能夠提交對所述存儲陣列的多個并行命令訪問，所述高性能路徑被配置成降低命令處理延遲，以及低性能路徑，其能夠提交對所述存儲陣列的多個連續(xù)命令訪問，其中所述處理器被配置成確定所述命令是否適于用所述高性能路徑處理。

【技術(shù)特征摘要】
2011.05.02 US 13/099,3161.一種非易失性存儲器存儲系統(tǒng)，其包括 非易失性存儲陣列； 至主機(jī)系統(tǒng)的接ロ，所述接ロ被配置成從所述主機(jī)系統(tǒng)接收命令；以及 處理器，其被配置成處理所述命令，所述處理器包括 高性能路徑，其包括預(yù)分配的存儲器緩沖器并且能夠提交對所述存儲陣列的多個并行命令訪問，所述高性能路徑被配置成降低命令處理延遲，以及 低性能路徑，其能夠提交對所述存儲陣列的多個連續(xù)命令訪問， 其中所述處理器被配置成確定所述命令是否適于用所述高性能路徑處理。2.根據(jù)權(quán)利要求I所述的非易失性存儲器存儲系統(tǒng)，其中在單個時間所述高性能路徑和所述低性能路徑中僅ー個在處理命令。3.根據(jù)權(quán)利要求I所述的非易失性存儲器存儲系統(tǒng)，其中確定所述命令是否適于用所述高性能路徑處理是基于命令類型、命令大小和命令優(yōu)先級標(biāo)簽中的至少ー個。4.根據(jù)權(quán)利要求2所述的非易失性存儲器存儲系統(tǒng)，其中指定小于或等于256個數(shù)據(jù)扇區(qū)并具有高性能命令標(biāo)簽的讀或?qū)懨畋淮_定為適于用所述高性能路徑處理。5.根據(jù)權(quán)利要求I所述的非易失性存儲器存儲系統(tǒng)，其中所述非易失性介質(zhì)陣列包括固態(tài)存儲器。6.根據(jù)權(quán)利要求2所述的非易失性存儲器存儲系統(tǒng)，其中所述低性能路徑還能夠處理系統(tǒng)命令、安全命令和功率管理命令中的至少ー個。7.根據(jù)權(quán)利要求I所述的非易失性存儲器存儲系統(tǒng)，其中所述命令是包括命令隊列標(biāo)簽和性能位的STAT或SAS命令。8.根據(jù)權(quán)利要求I所述的非易失性存儲器存儲系統(tǒng)，其中所述高性能路徑能夠響應(yīng)于所述命令而...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：C·M·古達(dá)，
申請(專利權(quán))人：西部數(shù)據(jù)技術(shù)公司，
類型：發(fā)明
國別省市：