USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路制造技術(shù)

本發(fā)明專利技術(shù)公開了一種USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路。用高頻時(shí)鐘對K狀態(tài)和SE0狀態(tài)指示信號(hào)進(jìn)行同步，同步邏輯使用兩級(jí)D鎖存器消除數(shù)據(jù)信號(hào)亞穩(wěn)態(tài)問題，再使用一個(gè)D鎖存器和一個(gè)二輸入與門消除SE0狀態(tài)指示信號(hào)上由毛刺被高頻時(shí)鐘誤采樣而導(dǎo)致的錯(cuò)誤脈沖信號(hào)。同步和清除錯(cuò)誤脈沖后，再組合產(chǎn)生USB總線數(shù)據(jù)信號(hào)內(nèi)部邏輯所使用的K狀態(tài)、J狀態(tài)和SE0狀態(tài)指示信號(hào)。本發(fā)明專利技術(shù)能使符合USB全速協(xié)議的USB設(shè)備的異步數(shù)據(jù)信號(hào)被同步而且保證了同步后信號(hào)的正確性。

【技術(shù)實(shí)現(xiàn)步驟摘要】
USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路
本專利技術(shù)涉及PC(個(gè)人電腦)的接口領(lǐng)域，特別是涉及一種USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路。
技術(shù)介紹
USB(通用串行總線UniversalSerialBUS)接口是1994年底由英特爾、康柏、IBM、Microsoft等多家公司聯(lián)合提出的，是一個(gè)用于規(guī)范電腦與外部設(shè)備的連接和通訊的外部總線標(biāo)準(zhǔn)。從1994年發(fā)表了USB初始版本以后，USB接口已經(jīng)成為目前電腦中的標(biāo)準(zhǔn)擴(kuò)展接口。USB接口傳輸速度快，全速設(shè)備12Mbps(12兆位每秒)，低速設(shè)備1.5Mbps；使用方便，支持設(shè)備的即插即用和熱插拔；另外，還具有連接靈活，獨(dú)立供電等優(yōu)點(diǎn)。USB接口可以連接鼠標(biāo)、鍵盤、打印機(jī)、掃描儀、攝像頭、閃存盤、MP3機(jī)、手機(jī)、數(shù)碼相機(jī)、移動(dòng)硬盤、外置光軟驅(qū)、USB網(wǎng)卡、ADSLModem、CableModem等幾乎所有的外部設(shè)備。USB全速設(shè)備采用四線的接口，除了兩根電源線和地線以外，只有兩根數(shù)據(jù)信號(hào)線用于USB總線數(shù)據(jù)的傳輸。因此整個(gè)USB系統(tǒng)采用的是異步的傳輸方式，沒有時(shí)鐘信號(hào)的傳輸。這就要求在使用USB總線數(shù)據(jù)時(shí)，要先將其同步到芯片內(nèi)部的工作時(shí)鐘域中。同時(shí)，由于USB全速設(shè)備的兩根數(shù)據(jù)信號(hào)線上的時(shí)序不一致，在同步USB總線數(shù)據(jù)信號(hào)時(shí)，會(huì)使得同步后的信號(hào)有所失真，從而插入一些錯(cuò)誤脈沖信號(hào)。為此，在同步邏輯后，還要加入去除錯(cuò)誤脈沖信號(hào)的電路。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)要解決的技術(shù)問題是提供一種USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路，能夠同步USB全速設(shè)備的總線數(shù)據(jù)信號(hào)而且保證總線數(shù)據(jù)信號(hào)的正確性。為解決上述技術(shù)問題，本專利技術(shù)的USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路，包括：SE0狀態(tài)指示信號(hào)同步電路，包括依次串接的第一D鎖存器、第二D鎖存器和第三D鎖存器，所述三個(gè)D鎖存器的時(shí)鐘輸入端輸入芯片工作時(shí)鐘域的同步時(shí)鐘信號(hào)，第二D鎖存器和第三D鎖存器的數(shù)據(jù)輸出端分別與一個(gè)二輸入與門的輸入端相連接，同步前的SE0狀態(tài)指示信號(hào)輸入至第一D鎖存器的數(shù)據(jù)輸入端，二輸入與門的輸出端輸出同步后的SE0狀態(tài)指示信號(hào)；K狀態(tài)或J狀態(tài)指示信號(hào)同步電路，包括依次串接的第四D鎖存器、第五D鎖存器和第六D鎖存器，所述三個(gè)D鎖存器的時(shí)鐘輸入端輸入芯片工作時(shí)鐘域的同步時(shí)鐘信號(hào)，同步前的K狀態(tài)或J狀態(tài)指示信號(hào)輸入至第四D鎖存器的數(shù)據(jù)輸入端，第六D鎖存器的數(shù)據(jù)輸出端輸出同步后的K狀態(tài)或J狀態(tài)指示信號(hào)。采用本專利技術(shù)的同步電路，能夠消除USB總線數(shù)據(jù)信號(hào)的亞穩(wěn)態(tài)問題，過濾掉錯(cuò)誤脈沖信號(hào)；保證K狀態(tài)指示信號(hào)或J狀態(tài)指示信號(hào)，與SE0狀態(tài)指示信號(hào)時(shí)序一致；因此，本專利技術(shù)既能夠使符合USB全速協(xié)議的USB設(shè)備的異步數(shù)據(jù)信號(hào)被同步，又能夠保證同步后的USB總線數(shù)據(jù)信號(hào)的正確性。附圖說明下面結(jié)合附圖與具體實(shí)施方式對本專利技術(shù)作進(jìn)一步詳細(xì)的說明：圖1是USB全速設(shè)備傳輸?shù)目偩€數(shù)據(jù)信號(hào)波形圖；圖2是SE0狀態(tài)指示信號(hào)同步電路原理圖；圖3是K狀態(tài)指示信號(hào)同步電路原理圖。具體實(shí)施方式USB全速設(shè)備的兩根數(shù)據(jù)信號(hào)線用于傳輸四個(gè)總線數(shù)據(jù)信號(hào)，如圖1所示，D+和D-的值為10表示J狀態(tài)，01表示K狀態(tài)，00表示SE0狀態(tài)，11表示SE1狀態(tài)。其中，J狀態(tài)表示的是數(shù)據(jù)1，K狀態(tài)表示的是數(shù)據(jù)0；而SE0狀態(tài)表示的是一個(gè)USB數(shù)據(jù)包的結(jié)束信號(hào)，SE1狀態(tài)是一個(gè)無效狀態(tài)，并且不允許在USB數(shù)據(jù)傳輸中使用。USB全速設(shè)備在傳輸一個(gè)USB數(shù)據(jù)包時(shí)，總是由K狀態(tài)開始，并不斷的發(fā)送K狀態(tài)表示數(shù)據(jù)0或者J狀態(tài)表示數(shù)據(jù)1的比特流，一直到數(shù)據(jù)信號(hào)結(jié)束，發(fā)送SE0狀態(tài)表示當(dāng)前USB數(shù)據(jù)包結(jié)束。因此，在本專利技術(shù)的實(shí)施例中只同步K狀態(tài)和SE0狀態(tài)指示信號(hào)，同步后，如果總線數(shù)據(jù)信號(hào)狀態(tài)不在K狀態(tài)和SE0狀態(tài)，那就可以認(rèn)為是處于J狀態(tài)。SE0狀態(tài)指示信號(hào)同步電路如圖2所示，由三個(gè)D鎖存器和一個(gè)二輸入與門構(gòu)成，D鎖存器D1和D鎖存器D2用于同步SE0狀態(tài)指示信號(hào)，兩級(jí)D鎖存器的串接鎖存保證了信號(hào)不會(huì)有亞穩(wěn)態(tài)問題。但是，由于傳輸U(kuò)SB數(shù)據(jù)包時(shí)，數(shù)據(jù)信號(hào)一直是K狀態(tài)或者是J狀態(tài)，并且USB全速設(shè)備的兩根數(shù)據(jù)信號(hào)線D+和D-的時(shí)序不是完全一致，信號(hào)翻轉(zhuǎn)的時(shí)間不可能保持在同一時(shí)間，這樣在同步前的SE0狀態(tài)指示信號(hào)上肯定有毛刺存在，這個(gè)毛刺輸入到同步電路后，有可能會(huì)被D鎖存器D1和D鎖存器D2采樣，從而產(chǎn)生一個(gè)錯(cuò)誤脈沖信號(hào)。同步電路中的D鎖存器D3和二輸入與門AND1就是用于清除這個(gè)錯(cuò)誤脈沖信號(hào)，從電路上看，只有在D鎖存器D2和D3的輸出都為1的情況下，最終的SE0狀態(tài)指示信號(hào)才為1。這樣的電路保證了在D鎖存器D2的輸出上，只有大于一個(gè)同步時(shí)鐘CLK周期的SE0狀態(tài)指示信號(hào)才能被認(rèn)為是真正有效的SE0狀態(tài)指示信號(hào)，從而過濾了由毛刺導(dǎo)致的錯(cuò)誤脈沖信號(hào)。參見圖3所示，由于K狀態(tài)指示信號(hào)上不會(huì)有毛刺出現(xiàn)，K狀態(tài)指示信號(hào)同步電路由三個(gè)D鎖存器構(gòu)成，D鎖存器D4和D5用于同步K狀態(tài)指示信號(hào)并清除信號(hào)上的亞穩(wěn)態(tài)問題，同時(shí)D鎖存器D6用于保證同步后，K狀態(tài)指示信號(hào)和SE0狀態(tài)指示信號(hào)的時(shí)序一致。從以上的分析可以看到，由于要去除錯(cuò)誤脈沖信號(hào)，同步電路會(huì)過濾掉一個(gè)同步時(shí)鐘周期的信號(hào)寬度；帶來的問題是，即使對于正常的SE0狀態(tài)指示信號(hào)，在經(jīng)過同步電路的處理后，也會(huì)比原始的數(shù)據(jù)信號(hào)寬度小。這個(gè)減小的寬度，在同步電路的一個(gè)同步時(shí)鐘CLK周期左右。因此所述同步電路要求同步時(shí)鐘CLK的頻率要在數(shù)據(jù)信號(hào)頻率的四倍以上，這樣同步后SE0狀態(tài)指示信號(hào)只會(huì)丟失一個(gè)總線數(shù)據(jù)信號(hào)位寬的四分之一，因此保證了同步電路能夠正常采樣K狀態(tài)和SE0狀態(tài)指示信號(hào)，也能保證經(jīng)過整個(gè)同步電路后數(shù)據(jù)信號(hào)不嚴(yán)重失真。所述同步時(shí)鐘CLK，為高頻時(shí)鐘，即芯片工作時(shí)鐘域。經(jīng)過同步電路后，得到了在芯片工作時(shí)鐘域的SE0狀態(tài)指示信號(hào)和K狀態(tài)指示信號(hào)，而當(dāng)SE0狀態(tài)和K狀態(tài)指示信號(hào)都為零的情況下，此時(shí)J狀態(tài)指示信號(hào)為“1”。這樣，芯片內(nèi)部電路所需要的在內(nèi)部芯片工作時(shí)鐘域的所有USB總線數(shù)據(jù)信號(hào)的狀態(tài)就產(chǎn)生了。以上通過具體實(shí)施方式對本專利技術(shù)進(jìn)行了詳細(xì)的說明，但在具體實(shí)施的時(shí)候，本領(lǐng)域技術(shù)人員可以在本專利技術(shù)的原理下做適當(dāng)?shù)恼{(diào)整和變化，比如同步電路同步時(shí)鐘的頻率，D鎖存器的數(shù)目，同步K狀態(tài)還是同步J狀態(tài)等等。這些調(diào)整也應(yīng)視為本專利技術(shù)的保護(hù)范圍。本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路，其特征在于，包括：SE0狀態(tài)指示信號(hào)同步電路，包括依次串接的第一D鎖存器、第二D鎖存器和第三D鎖存器，所述三個(gè)D鎖存器的時(shí)鐘輸入端輸入芯片工作時(shí)鐘域的同步時(shí)鐘信號(hào)，第二D鎖存器和第三D鎖存器的數(shù)據(jù)輸出端分別與一個(gè)二輸入與門的輸入端相連接，同步前的SE0狀態(tài)指示信號(hào)輸入至第一D鎖存器的數(shù)據(jù)輸入端，二輸入與門的輸出端輸出同步后的SE0狀態(tài)指示信號(hào)；K狀態(tài)或J狀態(tài)指示信號(hào)同步電路，包括依次串接的第四D鎖存器、第五D鎖存器和第六D鎖存器，所述三個(gè)D鎖存器的時(shí)鐘輸入端輸入芯片工作時(shí)鐘域的同步時(shí)鐘信號(hào)，同步前的K狀態(tài)或J狀態(tài)指示信號(hào)輸入至第四D鎖存器的數(shù)據(jù)輸入端，第六D鎖存器的數(shù)據(jù)輸出端輸出同步后的K狀態(tài)或J狀態(tài)指示信號(hào)。

【技術(shù)特征摘要】
1.一種USB全速設(shè)備數(shù)據(jù)信號(hào)同步電路，其特征在于，包括：SE0狀態(tài)指示信號(hào)同步電路，包括依次串接的第一D鎖存器、第二D鎖存器和第三D鎖存器，所述三個(gè)D鎖存器的時(shí)鐘輸入端輸入芯片工作時(shí)鐘域的同步時(shí)鐘信號(hào)，第二D鎖存器和第三D鎖存器的數(shù)據(jù)輸出端分別與一個(gè)二輸入與門的輸入端相連接，同步前的SE0狀態(tài)指示信號(hào)輸入至第一D鎖存器的數(shù)據(jù)輸入端，二輸入與門的輸出端輸出同步后的SE0狀態(tài)指示信號(hào)；K狀態(tài)或J狀態(tài)指示信號(hào)同步電路，包括依次串接的第四D鎖存器、第五D鎖存器和...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：葉國平，
申請(專利權(quán))人：上海華虹集成電路有限責(zé)任公司，
類型：發(fā)明
國別省市：