本發明專利技術的電阻變化型非易失性存儲元件的寫入方法是通過對包括電阻變化元件的存儲器單元施加電壓脈沖而使電阻變化元件根據所施加的電壓脈沖的極性在第1電阻狀態與第2電阻狀態之間可逆地變化的寫入方法，包括第1電阻狀態化步驟，該第1電阻狀態化步驟包括：在使電阻變化元件從第2電阻狀態向第1電阻狀態變化時，對電阻變化元件施加電壓絕對值比第2電壓脈沖(VL)小且極性不同于第1電壓脈沖(VH)的第1電阻化預電壓脈沖(VLpr)的第1步驟；以及之后施加第1電壓脈沖(VH)的第2步驟。
【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及電阻變化型非易失性存儲元件的寫入方法及電阻變化型非易失性存儲裝置，尤其涉及用于使電阻變化型非易失性存儲元件的電阻變化穩定地持續的寫入方法及電阻變化型非易失性存儲裝置，其中該電阻變化型非易失性存儲元件基于電信號使電阻值可逆地變化。
技術介紹
非易失性存儲裝置被廣泛地裝載于移動電話機或數碼相機等便攜式設備中，急速地擴大應用。近年來，受理聲音數據或圖像數據的機會增加，開始強烈期望比之前更大容量且更高速地動作的非易失性存儲裝置。再有，在便攜式設備用途的非易失性存儲裝置的領域中，對低耗電的要求也進一步加強。 當前的非易失性存儲裝置的主流是閃速存儲器。閃速存儲器控制蓄積于浮動柵(floating gate)的電荷來進行數據的存儲。閃速存儲器由于具有在浮動柵以高電場蓄積電荷的結構，故在小型化方面存在界限，被指出存在以下課題進一步的大容量化所需的微細加工是困難的。進而，在閃速存儲器中，為了進行改寫而有必須要將規定的區塊(block)一并刪除。根據該特性，閃速存儲器的改寫需要非常長的時間，在隨機存取或高速化方面也存在界限。作為解決這些問題的下一代的非易失性存儲裝置，出現了根據電阻的變化來記錄信息的電阻變化型元件。作為利用了當前提出的電阻變化型元件的非易失性半導體裝置(也稱為“非易失性存儲器”)，提出 MRAM(Magnetic RAM)、PCRAM(Phase-Change RAM)或ReRAM(Resistive RAM)等(例如參照專利文獻I 3)。在先技術文獻專利文獻專利文獻I JP特開2004-185756號公報專利文獻2 :美國專利第5287317號說明書專利文獻3 JP特開2004-234707號公報
技術實現思路
-專利技術所要解決的技術問題-然而，例如在采用了現有的電阻變化型元件的非易失性存儲裝置中，進行了驗證動作和伴隨于此的追加寫入時，會產生寫入中的不良狀況，其中該電阻變化型元件采用了雙極型的ReRAM。因而，本專利技術是鑒于上述的事情而進行的，其目的在于，提供一種提高了寫入動作的穩定性及可靠性的電阻變化型非易失性存儲元件的寫入方法。-用于解決技術問題的手段-為了達成上述目的，本專利技術一方式涉及的電阻變化型非易失性存儲元件的寫入方法通過對包括電阻變化型非易失性存儲元件的存儲器單元施加電壓脈沖，從而使所述電阻變化型非易失性存儲元件根據所施加的電壓脈沖的極性而在第I電阻狀態與第2電阻狀態之間可逆地變化，所述電阻變化型非易失性存儲元件具有第I電極、第2電極和被所述第I電極及所述第2電極夾持的電阻變化層，所述電阻變化層包括與所述第I電極相接的氧不足型的第I過渡金屬氧化物層；以及與所述第2電極相接且具備比所述第I過渡金 屬氧化物層小的氧不足度的第2過渡金屬氧化物層，所述電阻變化型非易失性存儲元件具有以下特性若將所述第I電極及所述第2電極的一方作為基準而向所述第I電極及所述第2電極的另一方施加具備正電位的第I電壓脈沖，則向所述第I電阻狀態過渡，其中該第I電壓脈沖是第I閾值電壓以上的電壓脈沖；若將所述第I電極及所述第2電極的所述另一方作為基準而向所述第I電極及所述第2電極的所述一方施加具備正電位的第2電壓脈沖，則向第2電阻狀態過渡，其中該第2電壓脈沖是第2閾值電壓以上的電壓脈沖，所述寫入方法包括第I電阻狀態化步驟，該第I電阻狀態化步驟包括在使所述電阻變化型非易失性存儲元件從所述第2電阻狀態向所述第I電阻狀態變化時，對所述電阻變化型非易失性存儲元件施加電壓絕對值比所述第2閾值電壓小且極性不同于所述第I電壓脈沖的第I電阻化預電壓脈沖的第I步驟；以及在該第I步驟之后施加所述第I電壓脈沖的第2步驟。-專利技術的效果-根據本專利技術，可以實現提高了寫入動作的穩定性及可靠性的電阻變化型非易失性存儲元件的寫入方法。附圖說明圖I是表示本專利技術的采用了電阻變化元件的ITlR型存儲器單元的構成的示意圖。圖2A是交替地實施高電阻(HR)化電壓脈沖(I脈沖)的施加和低電阻(LR)化電壓脈沖(I脈沖)的施加的情況下的脈沖波形的示意圖。圖2B是交替地施加了圖2A所示的高電阻化電壓脈沖與低電阻化電壓脈沖的情況下的改寫開始初期的改寫特性圖。圖2C是交替地施加了圖2A所示的高電阻化電壓脈沖與低電阻化電壓脈沖的情況下的改寫10萬次后的改寫特性圖。圖3是表示重復交替地施加了圖2A所示的高電阻(HR)化電壓脈沖與低電阻(LR)化電壓脈沖的情況下的改寫電壓的動作點的圖。圖4A是交替地實施高電阻(HR)化電壓脈沖(I脈沖)的施加和低電阻(LR)化電壓脈沖(I脈沖)的施加的情況下的其他脈沖波形的示意圖。圖4B是交替地施加了圖4A所示的高電阻化電壓脈沖與低電阻化電壓脈沖的情況下的改寫開始初期的改寫特性圖。圖4C是交替地施加了圖4A所示的高電阻化電壓脈沖與低電阻化電壓脈沖的情況下的改寫10萬次后的改寫特性圖。圖5A是表示本專利技術的連續施加高電阻(HR)化電壓脈沖的情況下的電阻值測量流程的圖。圖5B是基于圖5A所示的測量流程而測量出的電阻變化特性圖。圖6A是表示本專利技術的連續施加低電阻(LR)化電壓脈沖的情況下的單元電流測量流程的的圖。圖6B是基于圖6A所示的測量流程而測量出的單元電流變化特性圖。圖7A是表示本專利技術的連續實施高電阻化電壓脈沖組(pulse set)的施加的情況下的電阻值測量流程的圖。圖7B是基于圖7A所示的電阻值測量流程而測量出的電阻變化特性圖。 圖8A是表示本專利技術的連續實施低電阻化電壓脈沖組的施加的情況下的單元電流測量流程的圖。圖SB是基于圖8A所示的單元電流測量流程而測量出的單元電流變化特性圖。圖9是表示本專利技術的HR單元電流對預電壓脈沖的依存性的特性圖。圖10是表示本專利技術的與LR單元電流的預電壓脈沖對應的依存性的特性圖。圖11是表示本專利技術的存儲器單元的脈沖VI特性的圖。圖12是用于對本專利技術的基于預電壓脈沖施加的LR化寫入時的推斷機理進行說明的圖。圖13A是實施方式I的交替地實施高電阻(HR)化電壓脈沖組施加與低電阻(LR)化電壓脈沖組施加的情況下的脈沖波形的示意圖。圖13B是交替地實施了圖13A所示的高電阻化電壓脈沖組施加與低電阻化電壓脈沖組施加的情況下的改寫開始初期的改寫特性圖。圖13C是交替地實施了圖13A所示的高電阻化電壓脈沖組施加與低電阻化電壓脈沖組施加的情況下的改寫10萬次后的改寫特性圖。圖14是用于對重復交替地施加了圖13A所示出的高電阻(HR)化電壓脈沖組與低電阻(LR)化電壓脈沖組的情況下的、改寫電壓的動作點進行說明的圖。圖15A是實施方式2中的交替地實施連續M次的高電阻(HR)化電壓脈沖組施加與連續N次的低電阻(LR)化電壓脈沖組施加的情況下的脈沖波形的示意圖。圖15B是交替地實施了圖15A所示的高電阻化電壓脈沖組的連續施加與低電阻化電壓脈沖組的連續施加的情況下的改寫開始初期的改寫特性圖。圖15C是交替地實施了圖15A所示的高電阻化電壓脈沖組的連續施加與低電阻化電壓脈沖組的連續施加的情況下的改寫10萬次后的改寫特性圖。圖16是本專利技術中的進行改寫所需的部分電路構成的等效電路的一例。圖17是用于對本專利技術中的驗證寫入的動作流程進行說明的圖。圖18是表示本專利技術的具有具體陣列結構的存儲器單元的非易失性存儲裝置的一構成的框圖。圖19是表示在現本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：河合賢，島川一彥，加藤佳一，
申請(專利權)人：松下電器產業株式會社，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。